JP2504796B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2504796B2 JP2504796B2 JP63002318A JP231888A JP2504796B2 JP 2504796 B2 JP2504796 B2 JP 2504796B2 JP 63002318 A JP63002318 A JP 63002318A JP 231888 A JP231888 A JP 231888A JP 2504796 B2 JP2504796 B2 JP 2504796B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cpu
- control information
- instruction
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、I/O処理を実行するI/Oプロセッサを有する
情報処理装置のI/O制御方式に関する。
情報処理装置のI/O制御方式に関する。
従来、この種の情報処理装置においては、すべてのI/
Oデバイスの制御をI/Oプロセッサを用いて行う方式とな
っていた。ここで、I/Oプロセッサとは、CPUからのI/O
命令、データを受けつけ、そのI/Oプロセッサに接続さ
れているI/Oデバイスのアダプタ部を駆動するための制
御信号がデータを示すパルス波形などを生成していてこ
のアダプタ部へ供給したり、またアダプタ部から供給さ
れた信号等をCPUへ転送する機能をもつプロセッサであ
る。このI/Oプロセッサの使用によりCPUはI/Oプロセッ
サへデータの転送・被転送を指示するだけでよくなり、
実際にI/Oデバイスのアダプタ部を駆動するための波形
の生成処理から解放され、結果として、CPUの動作能力
を向上させることができる。
Oデバイスの制御をI/Oプロセッサを用いて行う方式とな
っていた。ここで、I/Oプロセッサとは、CPUからのI/O
命令、データを受けつけ、そのI/Oプロセッサに接続さ
れているI/Oデバイスのアダプタ部を駆動するための制
御信号がデータを示すパルス波形などを生成していてこ
のアダプタ部へ供給したり、またアダプタ部から供給さ
れた信号等をCPUへ転送する機能をもつプロセッサであ
る。このI/Oプロセッサの使用によりCPUはI/Oプロセッ
サへデータの転送・被転送を指示するだけでよくなり、
実際にI/Oデバイスのアダプタ部を駆動するための波形
の生成処理から解放され、結果として、CPUの動作能力
を向上させることができる。
上述した従来の情報処理装置は、全I/Oデバイスの制
御をI/Oプロセッサを用いて制御するため、I/Oプロセッ
サなしの情報処理装置にI/Oプロセッサを付加する場合
に、最初からすべてのI/Oデバイスの制御用ファームウ
ェア、ソフトウェアをI/Oプロセッサに用意しないとシ
ステムが動作しないという欠点がある。
御をI/Oプロセッサを用いて制御するため、I/Oプロセッ
サなしの情報処理装置にI/Oプロセッサを付加する場合
に、最初からすべてのI/Oデバイスの制御用ファームウ
ェア、ソフトウェアをI/Oプロセッサに用意しないとシ
ステムが動作しないという欠点がある。
本発明の情報処理装置は、各I/Oデバイスを制御する
ために、各I/Oデバイスごとにメモリ上に、当該I/Oデバ
イスのI/O処理をI/Oプロセッサを用いて実行するか、あ
るいは、I/Oプロセッサを用いずCPUで実行するかを示す
制御情報を含むI/Oデバイス制御情報領域が設けられ、C
PUは、I/O命令の実行開始時、I/O命令によって指定され
たI/Oデバイスに対応するI/Oデバイス制御情報領域を参
照し、制御情報にしたがってI/O処理を自身で実行する
か、あるいはI/O処理をI/Oプロセッサに引継ぐかを決定
することを特徴とする。
ために、各I/Oデバイスごとにメモリ上に、当該I/Oデバ
イスのI/O処理をI/Oプロセッサを用いて実行するか、あ
るいは、I/Oプロセッサを用いずCPUで実行するかを示す
制御情報を含むI/Oデバイス制御情報領域が設けられ、C
PUは、I/O命令の実行開始時、I/O命令によって指定され
たI/Oデバイスに対応するI/Oデバイス制御情報領域を参
照し、制御情報にしたがってI/O処理を自身で実行する
か、あるいはI/O処理をI/Oプロセッサに引継ぐかを決定
することを特徴とする。
したがって、I/Oプロセッサなしの情報処理装置にI/O
プロセッサを付加する場合に、すべてのI/OデバイスをI
/Oプロセッサで制御することなしに、デバイスごとにI/
Oプロセッサで制御するか、従来のままCPUで制御するか
を選択し、順次I/Oプロセッサ制御に移行できる。
プロセッサを付加する場合に、すべてのI/OデバイスをI
/Oプロセッサで制御することなしに、デバイスごとにI/
Oプロセッサで制御するか、従来のままCPUで制御するか
を選択し、順次I/Oプロセッサ制御に移行できる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の情報処理装置の一実施例のブロック
図である。
図である。
本実施例は、CPU1、I/Oプロセッサ２、主記憶３、I/O
デバイス4,5,6とで構成される。また、CPU1とI/Oプロセ
ッサ２とは情報転送ライン７で接続されている。
デバイス4,5,6とで構成される。また、CPU1とI/Oプロセ
ッサ２とは情報転送ライン７で接続されている。
第２図は第１図に示す実施例で使用される主記憶３上
のI/Oデバイス制御情報領域の概略図である。主記憶３
には、それぞれI/Oデバイス４、I/Oデバイス５、I/Oデ
バイス６に対する制御情報領域8,9,10が設けられ、さら
に制御情報領域8,9,10内には“0"であれば、対応するI/
Oデバイスに対する処理をCPU1が実行し、“1"であれば
対応するI/Oデバイスに対する処理をI/Oプロセッサ２が
実行することを示すフラグ11,12,13が設けられている。
のI/Oデバイス制御情報領域の概略図である。主記憶３
には、それぞれI/Oデバイス４、I/Oデバイス５、I/Oデ
バイス６に対する制御情報領域8,9,10が設けられ、さら
に制御情報領域8,9,10内には“0"であれば、対応するI/
Oデバイスに対する処理をCPU1が実行し、“1"であれば
対応するI/Oデバイスに対する処理をI/Oプロセッサ２が
実行することを示すフラグ11,12,13が設けられている。
第３図は、CPU1において、実行が開始されるI/O処
理、およびI/Oデバイスを指定するI/O命令のフォーマッ
トである。ビット８〜15で、どのI/Oデバイスの処理で
あるか、すなわちI/OデバイスNo.を指定する。
理、およびI/Oデバイスを指定するI/O命令のフォーマッ
トである。ビット８〜15で、どのI/Oデバイスの処理で
あるか、すなわちI/OデバイスNo.を指定する。
次に、本実施例の動作を説明する。
CPU1が第３図のフォーマットに示されるI/O命令の実
行を開始すると、CPU1は、I/O命令のビット８〜15によ
って指定されたI/OデバイスNo.に対応するI/Oデバイス
制御情報領域を参照する。たとえば、I/O命令のビット
８〜15が“1"であれば、I/Oデバイス制御情報領域８を
参照する。次に、CPU1は、I/Oデバイス制御情報領域８
内のフラグ11を調べる。もし、フラグ11が“0"であれ
ば、CPU1は、自身でI/Oデバイス４の制御を行い、I/O処
理を実行する。もしフラグ11が“1"であれば、CPU1は、
情報転送ライン７により、I/Oプロセッサ２にI/O処理を
引継ぐ。I/Oプロセッサ２は、I/Oデバイス４の制御を行
ない、I/O処理を実行する。
行を開始すると、CPU1は、I/O命令のビット８〜15によ
って指定されたI/OデバイスNo.に対応するI/Oデバイス
制御情報領域を参照する。たとえば、I/O命令のビット
８〜15が“1"であれば、I/Oデバイス制御情報領域８を
参照する。次に、CPU1は、I/Oデバイス制御情報領域８
内のフラグ11を調べる。もし、フラグ11が“0"であれ
ば、CPU1は、自身でI/Oデバイス４の制御を行い、I/O処
理を実行する。もしフラグ11が“1"であれば、CPU1は、
情報転送ライン７により、I/Oプロセッサ２にI/O処理を
引継ぐ。I/Oプロセッサ２は、I/Oデバイス４の制御を行
ない、I/O処理を実行する。
以上説明したように本発明は、各I/Oデバイスごと
に、CPUが制御を行うか、あるいは、I/Oプロセッサによ
り制御を行うかを決定する方式をとることにより、I/O
プロセッサなしの情報処理装置にI/Oプロセッサを付加
する場合に、すべてのI/OデバイスをI/Oプロセッサで制
御することなしに、デバイスごとにI/Oプロセッサで制
御するか、従来のままCPUで制御するかを選択し、順次I
/Oプロセッサ制御に移行できるという効果がある。
に、CPUが制御を行うか、あるいは、I/Oプロセッサによ
り制御を行うかを決定する方式をとることにより、I/O
プロセッサなしの情報処理装置にI/Oプロセッサを付加
する場合に、すべてのI/OデバイスをI/Oプロセッサで制
御することなしに、デバイスごとにI/Oプロセッサで制
御するか、従来のままCPUで制御するかを選択し、順次I
/Oプロセッサ制御に移行できるという効果がある。
第１図は本発明の情報処理装置の一実施例のブロック
図、第２図は第１図に示される実施例で使用するI/Oデ
バイス制御情報領域の概略図、第３図はI/O命令の命令
フォーマットを示す図である。 １……CPU、２……I/Oプロセッサ、３……主記憶、4,5,
6……I/Oデバイス、７……情報転送ライン、8,9,10……
I/Oデバイス制御情報領域、11,12,13……フラグ。
図、第２図は第１図に示される実施例で使用するI/Oデ
バイス制御情報領域の概略図、第３図はI/O命令の命令
フォーマットを示す図である。 １……CPU、２……I/Oプロセッサ、３……主記憶、4,5,
6……I/Oデバイス、７……情報転送ライン、8,9,10……
I/Oデバイス制御情報領域、11,12,13……フラグ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山川 展良 東京都港区芝５丁目33番１号 日本電気 株式会社内 (72)発明者 藤井 雅之 東京都港区芝５丁目33番１号 日本電気 株式会社内 (56)参考文献 特開 昭60−117359（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CPUと、主記憶と、I/O処理を実行するI/O
プロセッサと、前記CPU、前記I/Oプロセッサのいずれか
らも制御されうるI/Oデバイスを備える情報処理装置で
あり、 前記主記憶にはI/Oデバイス制御情報領域が設けられ、
この領域には、前記I/Oデバイス毎に、当該I/Oデバイス
のI/O処理を前記I/Oプロセッサを用いて実行するか前記
CPUが実行するかを示す制御情報が登録され、 前記CPUは、I/O命令の実行開始時に、このI/O命令によ
り指定されたI/Oデバイスに対応する制御情報を前記I/O
デバイス制御情報領域から読みだし、このI/O命令を自
身で実行するか前記I/Oプロセッサに実行させるかを決
定する、 ことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002318A JP2504796B2 (ja) | 1988-01-07 | 1988-01-07 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002318A JP2504796B2 (ja) | 1988-01-07 | 1988-01-07 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01177660A JPH01177660A (ja) | 1989-07-13 |
| JP2504796B2 true JP2504796B2 (ja) | 1996-06-05 |
Family
ID=11525979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63002318A Expired - Fee Related JP2504796B2 (ja) | 1988-01-07 | 1988-01-07 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504796B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117359A (ja) * | 1983-11-30 | 1985-06-24 | Toshiba Corp | 情報処理システム |
-
1988
- 1988-01-07 JP JP63002318A patent/JP2504796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01177660A (ja) | 1989-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0349004A3 (en) | Data processor capable of treating interrupt at a high speed | |
| JP2504796B2 (ja) | 情報処理装置 | |
| JP2812604B2 (ja) | コマンド終了確認制御方法 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH0232651B2 (ja) | ||
| JPS5489455A (en) | Control system | |
| EP0333213B1 (en) | Microcomputer producing pulses at outout ports in sequence in response to request signal | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JPS62179045A (ja) | 制御装置 | |
| JPS598060A (ja) | マイクロ・プロセツサ | |
| JPS63298631A (ja) | 情報処理装置 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS6158019A (ja) | 電源維持装置 | |
| JPS62237529A (ja) | インプツトユニツト | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPS6379157A (ja) | 周辺装置 | |
| JPS57193833A (en) | Graphic output controlling system | |
| JPS62168242A (ja) | サブプロセツサデバツク方式 | |
| JPH0418655A (ja) | データ処理装置 | |
| JPH0365735A (ja) | 診断処理代行方式 | |
| JPS63317866A (ja) | デ−タ出力処理方法 | |
| JPS60200353A (ja) | 入出力装置制御方式 | |
| JPS6265127A (ja) | 仮想印字制御機構 | |
| JPS625466A (ja) | 補助プロセツサ制御方式 | |
| JPH04133128A (ja) | システムコンソールドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |