JPS63298631A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS63298631A
JPS63298631A JP13688187A JP13688187A JPS63298631A JP S63298631 A JPS63298631 A JP S63298631A JP 13688187 A JP13688187 A JP 13688187A JP 13688187 A JP13688187 A JP 13688187A JP S63298631 A JPS63298631 A JP S63298631A
Authority
JP
Japan
Prior art keywords
parameters
parameter
transfer
conversion
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13688187A
Other languages
English (en)
Inventor
Sumihiro Kiyoura
清浦 澄洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13688187A priority Critical patent/JPS63298631A/ja
Publication of JPS63298631A publication Critical patent/JPS63298631A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は情報処理装置に関し、特に情報処理装置内にお
ける動作制御情報の転送方式に関する。
〈従来の技術〉 第3図は前置処理部2と主処理部3を有する従来の情報
処理装置の内部制御回路の構成を示すブロック図である
。この様な構成をもつ情報処理装置の内部における動作
制御情報の転送は以下のように行われる。
まず、図外の中央処理装置(以下、CPU)はこの情報
処理装置を動作させるために必要な動作制御情報を書き
込み制御信号8およびデータ・バス9を用いて、前置処
理部2の中にある基本パラメータ書き込みレジスタ4に
書き込む0通常、これらの基本パラメータは、動作種類
とその開始を指示するパラメータ(以下、動作パラメー
タと称す)と、これに付随してその具体的な動作内容を
指示するパラメータ(以下、補助パラメータと称す)と
で構成され、情報処理装置に対する動作指示は動作パラ
メータと補助パラメータとを組み合わせたパラメータ群
を書き込むことによって行う。
なお、補助パラメータは必要に応じて取捨選択して設定
することができるが、動作パラメータは必ず設定しなけ
ればならない。これらの設定は一つの動作指示毎に行わ
れる。
CPUによってレジスタ4に基本パラメータが書き込ま
れると、これをレジスタ4に保持するとともに第1のパ
ラメータ転送線10を介して演算回路5へ転送する。演
算回路5はこれらのパラメータを主処理部3が扱いやす
い形式に順次変換する(以下、この処理を前処理といい
、前処理によって生成されたパラメータを変換パラメー
タと称す)、さらに、演算回路5はこの変換パラメータ
を変換パラメータ転送線13を介して変換パラメータ保
持レジスタ6へ転送する。この前処理から変換パラメー
タの転送までの一連の動作は、動作パラメータの設定が
行われるたびに実行される。
また、パラメータ識別I’llは第1のパラメータ転送
線10を介して演算回路5に転送されるパラメータが動
作パラメータであるのか、あるいは補助パラメータであ
るのかを表示するためのものであり、演算回路5に対し
てCPUによる一つの動作指示に終了を通知するために
用いる0通常は、最後に動作パラメータが転送されるた
め、パラメータ識別線11が動作パラメータの転送であ
ることを表示したときに演算回路5は動作指示の区切り
と判断する。
演算回路5はレジスタ4がらの基本パラメータの転送が
終了したことを認識すると、レジスタ6に対する変換パ
ラメータの転送が終了しているがどうかを調べ、この転
送が終了した場合には、転送終了表示信号14によって
このことを変換パラメータ転送制御回路7へ通知する。
なお、CPUが引き続いて次の動作を指示する場合には
、新たに動作パラメータおよび補助パラメータの設定を
行えばよい、動作指示が同一で、補助パラメータの内容
に変化がないのであれば、動作パラメータのみを設定す
ればよく、補助パラメータの再設定は必要ない、この場
合に必要となる変換パラメータは、既にレジスタ4に設
定されている補助パラメータから生成する。すなわち、
以前に設定された補助パラメータを再度演算回路5へ転
送し、これを再変換した後この変換パラメータを主処理
部3へ転送する。
また、動作指示を連続して行ったような場合には、前置
処理部2から主処理部3に対して変換パラメータを転送
している最中に、CPUによって基本パラメータの書き
込みが行われることがある。
この場合、主処理部3は現在前置処理部2に転送中の変
換パラメータの内容が書きかわるのを防ぐため、CPU
に対し書き込み待機信号12によって、変換パラメータ
の転送が終了するまで書き込み動作を待つよう指示がな
される。変換パラメータ転送制御回路7は変換パラメー
タが全部揃ったことを転送終了表示信号14によって認
識すると、レジスタ6に対し変換パラメータ転送制御信
号15を用いて、そこに保持されている変換パラメータ
の転送の開始を指示する。レジスタ6はこれに基づいて
、レジスタ6に保持されている変換パラメータを内部デ
ータバス6−を通して主処理部3に転送する。変換パラ
メータの転送が終了し、主処理部3がこれらのパラメー
タをすべて受は取ると、主処理部3はそのときに指示さ
れた動作を開始する。
〈発明の解決しようとする問題点〉 上述したような制御情報の転送方式をもつ従来の情報処
理装置では、一度生成した変換パラメータを、主処理部
がそのまま使用できるような場合であっても、CPUか
らの動作指示がなされるたびに、再び同一の変換パラメ
ータを生成して、主処理部へ転送するので、装置の動作
効率が上がらないという問題点があった。これは、特に
前と同様の動作を繰り返すような指示を行う場合に無駄
が多くなり、影響が大きくなる。また、動作パラメータ
に付随するすべての補助パラメータの変換がその都度行
おれ、主処理部に対してすべての変換パラメータの転送
が行われるので、制御情報の転送にかかる時間を短縮す
ることが困難である。
これは、主処理部がその動作を完了し、既に次の動作が
可能な状態になっていたとしても、変換パラメータの転
送が−通り終了するまでは次の動作を開始することがで
きず、装置の遊休時間が増えてしまい、システム全体の
動作効率を落してしまうことになる。
〈問題点を解決するための手段〉 本発明は中央処理装置から与えられた動作制御情報の前
処理を行なう前置処理部と、該前置処理部による前処理
終了後に前置処理部により前処理された動作制御情報を
用いて実際の動作を制御する主処理部とを幽する情報処
理装置において、上記中央処理装置から前置処理部に供
給された動作制御情報が更新されたか否かを検出する手
段を有し、該動作制御情報の内、更新されなかったもの
については前処理された動作制御情報を主処理部に転送
しないことを特徴としている。
〈実施例〉 次に、図面を用いて本発明の実施例について説明する 第1図は本発明の第1実施例を示すブロック図である0
図において、1は情報処理装置本体、2は前置処理部、
3は主処理部、4は基本パラメータ書き込みレジスタ、
5は演算回路、6は変換パラメータ保持レジスタ、7は
変換パラメータ転送制御回路、8は書き込み制御信号、
9はデータバス、10は第1のパラメータ転送線、11
はパラメータ識別線、12は書き込み待機信号、13は
変換パラメータ転送線、14は転送終了表示信号。
15は変換パラメータ転送制御信号、16は内部データ
バス、17は比較回路、18は第2のパラメータ転送線
、19は補助パラメータ更新表示信号である。このよう
な構成をもつ情報処理装置の動作について以下に説明す
る。まず1本装置を動作させるために、CPUによって
基本パラメータの設定を行う必要があるが、この方法に
ついては従来例と同様であるので説明は省略する。CP
Uによってレジスタ4に基本パラメータが書き込まれる
と、これをレジスタ4に保持するとともに第1のパラメ
ータ転送線10を介して比較回路17および演算回路5
へ転送する。ただし、ここで比較回路17へ転送するの
は補助パラメータのみで動作パラメータの転送は行わな
い、比較回路17はこのときに転送された補助パラメー
タと、以前に書き込まれ保持されていた同種類の補助パ
ラメータとの比較を行い、更新されたかどうかを判定す
る。ただし、CPUによって初めて書き込まれた補助パ
ラメータに対してはこの判定は行わず、それ以後に書き
込まれるものに対して行う、また。
比較が終了した時点でレジスタ4に保持されている補助
パラメータを第2のパラメータ転送線18を介して比較
回路17へ転送する。これが次回に比較すべき補助パラ
メータの参照値となる。比較の結果、更新されたと判断
すると、補助パラメータ更新表示信号19を通してこの
ことを演算回路5に通知する。演算回路5は更新された
補助パラメータのみを変換し、変換パラメータ転送線1
3を通してレジスタ6へ転送する。なお、動作パラメー
タのみが書き込まれ、補助パラメータの書き込みがなか
った場合(同一の動作指示を繰り返す場合に相当する)
であっても、更新が検出されないので、新たな変換は行
わず、レジスタ6に対して変換パラメータの転送も行わ
ない、この機能により、更新されなかった補助パラメー
タの変換を省略することができ、さらにレジスタ6へ対
する転送も省くことができる。レジスタ4は動作パラメ
ータの書き込みによって、CPUによる一つの動作指示
の終了を認識すると、この動作パラメータを第1のパラ
メータ転送線10を介して演算回路5に転送すると共に
、パラメータ識別線11を通して動作指示の終了を通知
する。演算回路5はこれにより、動作指示の終了を認識
すると、レジスタ6に対する変換パラメータの転送が終
了したかどうかを調べ、終了を検出するとこれを転送終
了表示信号14によって転送制御回路7へ通知する。な
お、動作パラメータは動作指示を行う場合には必ず設定
されるため、比較の対象とはならず比較回路17へは転
送されない、転送制御回路7は転送終了表示信号14に
より変換パラメータがレジスタ6に全部転送されたこと
を知ると、レジスタ6に対し変換パラメータ転送制御信
号15を通じてそこに保持されている変換パラメータの
転送の開始を指示する。レジスタ6はこれに基づいて主
処理部3に対して変換パラメータの転送を行う。変換パ
ラメータの転送が終了すると、主処理部3はその時に指
示された動作を開始する。なお、新たに転送されなかっ
た変換パラメータについては、以前に転送されたものを
使用することになる。
第2図は本発明の第2実施例を示すブロック図である。
1〜16は第1実施例と同様である。また、20は第3
のパラメータ転送線、21は補助パラメータ・デコード
回路、22はデコード信号、23は補助パラメータ転送
制御回路、24は補助パラメータ転送制御信号である。
本実施例では、補助パラメータの更新の検出および転送
制御のため1に20から24を設けたものである。以下
に、本実施例の動作について説明する。まず5本装置を
動作させるために、CPUによって基本パラメータの設
定をする必要があるが、この方法については従来例と同
様であるので説明は省略する。CPUによって書き込ま
れた補助パラメータは、レジスタ4に保持されるととも
に、第3のパラメータ転送線20を通して補助パラメー
タ・デコード回路21へ転送される。補助パラメータ・
デコード回路21はこのとき転送されてきた補助パラメ
ータをデコードし、この種類を判定しそれを補助パラメ
ータ転送制御回路23に通知する。これは、一つの動作
指示の中でどの補助パラメータが書き込まれたのかを把
握しておくために行うものである。なお、このデコード
は、補助パラメータに対してのみ行われる。補助パラメ
ータ転送制御回路23はこの結果に基づいて、補助パラ
メータ転送制御信号24を用いてレジスタ4に保持され
ている補助パラメータの転送を制御する。すなわち、レ
ジスタ4に書き込まれている補助パラメータの内、その
ときの動作指示によって新たに書き込まれたものを上述
のような方法で認識し、その結果を用いて、補助パラメ
ータ転送制御回路23は第1のパラメータ転送線10を
介して演算回路5へ転送すべき補助パラメータの選択を
行い、補助パラメータ転送制御信号24によって補助パ
ラメータの転送を制御する。この機能によって、新たに
書き込まれた補助パラメータを演算回路5へ転送するこ
とを省略することが出来るようになり、さらにレジスタ
6に対する転送も省くことができる。
なお、動作指示の終了の検出および演算回路5へ転送さ
れてからの動作については、第1実施例と同様であるの
で説明は省略する。
〈発明の作用および効果〉 以上説明したように、本発明による情報処理装置を用い
れば、一度設定した動作制御情報は、CPUによってそ
の内容が更新されない限り、新たな変換は行おれず、さ
らに主処理部へ重複して転送されることがないため、装
置の動作効率を上げることができるようになる。また、
主処理部へ対して行う動作パラメータに付随する補助パ
ラメータの転送は、補助パラメータの内容が更新された
ときにだけ実行されるので、装置内部における動作制御
情報の転送に要する時間を短縮することができるように
なり、CPUが装置に対して動作指示を行ったときに待
たされる時間が短くなるため、装置の遊休時間が減少し
、システム全体の効率が上がるようになる。換言すれば
上述したような動作制御情報転送方式を持つ従来の情報
処理装置に対し1本発明による情報処理装置では、一度
書き込まれた基本パラメータが更新されたかどうかを検
出する機能を前置処理部内に有しており、この検出結果
に基づいて、主処理部に対する変換パラメータの転送を
制御できる点に特徴がある。
【図面の簡単な説明】
第1図は本発明による情報処理装置の第1実施例を示す
ブロック図、 第2図は本発明の第2実施例を示すブロック図、第3図
は従来例のブロック図である。 1・・・・情報処理装置全体、 2・・・・前置処理部。 3・・・・主処理部。 4・・・、・基本パラメータ書き込みレジスタ、5・・
・・演算回路、 6・・・・変換パラメータ保持レジスタ。 7・・・・変換パラメータ転送制御回路、8・・・・書
き込み制御信号、 9・・・・データバス、 10・・・・第1のパラメータ転送線、11・・・・パ
ラメータ識別線、 12・・・・書き込み待機信号、 13・・・・変換パラメータ転送線、 14・・・・転送終了表示信号、 15・・・・変換パラメータ転送制御信号、16・・・
・内部データバス、 17・・・・比較回路、 18・・・・第2のパラメータ転送線、19・・・・補
助パラメータ更新表示信号、20・・・・第3のパラメ
ータ転送線。 21・・・・補助パラメータ・デコード回路。 22・・・・デコード信号、 23・・・・補助パラメータ転送制御回路。 24・・・・補助パラメータ転送制御信号。 第1図 第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 中央処理装置から与えられた動作制御情報の前処理を行
    なう前置処理部と、該前置処理部による前処理終了後に
    前置処理部により前処理された動作制御情報を用いて実
    際の動作を制御する主処理部とを有する情報処理装置に
    おいて、 上記中央処理装置から前置処理部に供給された動作制御
    情報が更新されたか否かを検出する手段を有し、該動作
    制御情報の内、更新されなかったものについては前処理
    された動作制御情報を主処理部に転送しないことを特徴
    とする情報処理装置。
JP13688187A 1987-05-29 1987-05-29 情報処理装置 Pending JPS63298631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13688187A JPS63298631A (ja) 1987-05-29 1987-05-29 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13688187A JPS63298631A (ja) 1987-05-29 1987-05-29 情報処理装置

Publications (1)

Publication Number Publication Date
JPS63298631A true JPS63298631A (ja) 1988-12-06

Family

ID=15185725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13688187A Pending JPS63298631A (ja) 1987-05-29 1987-05-29 情報処理装置

Country Status (1)

Country Link
JP (1) JPS63298631A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013024506A1 (ja) * 2011-08-15 2015-03-05 三菱電機株式会社 描画制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013024506A1 (ja) * 2011-08-15 2015-03-05 三菱電機株式会社 描画制御装置

Similar Documents

Publication Publication Date Title
US5146459A (en) Electronic equipment with check-sum function
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS63298631A (ja) 情報処理装置
JP3092327B2 (ja) プリンタ
JP2504796B2 (ja) 情報処理装置
JPS625466A (ja) 補助プロセツサ制御方式
JPS584455A (ja) デ−タ処理システム
JPS625439A (ja) 命令コ−ド拡張方式
JPH01255932A (ja) 命令処理装置
JPS6258339A (ja) 命令先取り制御装置
JPS63143653A (ja) 情報処理システムの入出力割込み方式
JPH03269752A (ja) 情報処理システム及びそれに使用される入出力制御装置
JPH0592855U (ja) 情報処理装置
JPH05274248A (ja) 直接メモリアクセス装置
JPS63106850A (ja) ペ−ジフオ−ルト再開処理方式
JPS63310040A (ja) デ−タ採取方式
JPH03168845A (ja) 命令実行制御方式
JPS62256139A (ja) デ−タ処理装置
JPS62226213A (ja) 電源制御方式
JPS60138607A (ja) プロセス入出力装置
JPH04323754A (ja) 出力装置タイプ判別装置
JPS62256144A (ja) メモリ制御方式
JPH0363827A (ja) レジスタ退避方式
JPH02228752A (ja) 計算機の入出力制御方式
JPH02123427A (ja) 情報処理装置