JPS6379157A - 周辺装置 - Google Patents

周辺装置

Info

Publication number
JPS6379157A
JPS6379157A JP22468686A JP22468686A JPS6379157A JP S6379157 A JPS6379157 A JP S6379157A JP 22468686 A JP22468686 A JP 22468686A JP 22468686 A JP22468686 A JP 22468686A JP S6379157 A JPS6379157 A JP S6379157A
Authority
JP
Japan
Prior art keywords
peripheral device
function
memory
cpu
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22468686A
Other languages
English (en)
Inventor
Yoichi Yamaguchi
洋一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP22468686A priority Critical patent/JPS6379157A/ja
Publication of JPS6379157A publication Critical patent/JPS6379157A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ 本発明はＣＰＵと周辺装置のインターフェースにおける
機能設定方式に関する。
［従来の技術］ 従来、この種の周辺装置はＣＰＵのコントロール下でメ
インメモリに設定されている機能を周辺装置内のメモリ
へ転送される構成になっている。
［発明が解決しようとする問題点］ そのため、上述した従来の周辺装置は以下の欠点がある
。すなわち、 （１）途中で機能を切り換えたり、或いはマイクロプロ
グラムを書き換えたりするときなどのように設定データ
量が多い場合、即時性に欠ける。
（２）設定するためのＣＰＵ側のソフトウェアが必要で
ある。
等の欠点がめる。
本発明の目的は即時性に優れ、処理の負荷を軽減できる
周辺装置を提供することにおる。
［問題点を解決するための手段］ 本発明はＣＰＵの周辺装置本体に、周辺装置機能データ
格納メモリを制御するダイレクトメモリアクセスコント
ローラと、メインメモリ内の周辺装置機能設定用データ
転送元エリアを指す書き込み可能なポインタレジスタと
を有することを特徴とする周辺装置及び、ＣＰＵの周辺
装置本体に、周辺装置機能データ格納メモリを制御する
ダイレクトメモリアクセスコントローラと、メインメモ
リ内の周辺装置機能設定用データ転送元複数エリアを指
す各々のエリアに対応するポインタと、機能設定開始要
求線とを有することを特徴とする周辺装置である。
［実施例］ 以下、本発明の実施例を図により説明する。
（実施例１） 第１図は本発明の実施例１を示す構成図である。
第１図に示す本実施例はＤＩＶ／ｌＡ（ダイレクトメモ
リアクセス）転送元アドレス設定方式であり、ｃｐｕ　
＜中央制御装置〉１と、周辺装置本体４とを有し、周辺
装置本体４は周辺装置機能データ格納メモリ６を制御す
るＤＭＡコントローラ７と、メインメモリ２内の周辺装
置機能設定用データ転送元エリア３を指す書き込み可能
なポインタレジスタ５とを含むものでおる。８はアドレ
ス線。
データ線、制御線等のバスである。実施例において、Ｃ
ＰＵ１の周辺装置のは能を設定または切り換えたい場合
にはポインタレジスタ５にメインメモリ２上の周辺装置
機能設定用データ転送元エリアのアドレスを書き込み、
周辺装置本体４はポインタレジスタ５への書き込みに伴
ってＤＭＡコントローラ７により、周辺装置機能設定用
データを格納メモリ６にＤＭＡ転送し、これにより周辺
装置の機能の設定又は切り換えを実行する。
（実施例２） 第２図は本発明の実施例２を示す構成図である。
第２図に示す実施例は第１図と異り、転送元エリアを指
す書き換え可能なポインタレジスタを持たず、転送元ア
ドレスは固定され、ＣＰｔＪｉ側は機能設定開始要求線
９を制御してポインタセレクタ１０により、メインメモ
リ２内の周辺装置機能設定用データ転送元複数エリアを
指す各々のエリアに対応するポインタ１１．１１．・・
・をセレクトして該ポインタ１１にてメモリ２内の周辺
装置機能設定用データ転送元エリア３を指し、メインメ
モリ２上の周辺装置機能設定用データを周辺装置本体４
内の格納メモリ６にＤＭＡ転送し、これによりＣＰＵの
周辺装置の機能設定または切り換えを実行する。
［発明の効果］ 以上説明したように、本発明は周辺装置自身が機能設定
のためのデータをメインメモリから取り込むことにより
、ＣＰＵ側は設定データの格納エリアのアドレスのみを
設定、または設定開始要求線をアクティブにするだけで
よく、設定時間が短縮される。ざらに、機能設定データ
をあらかじめ複数用意しておけば、周辺装置自身の切り
換え処理の負荷を軽減できる効果を有するものでおる。
【図面の簡単な説明】
第１図は本発明のＤＭＡ転送元アドレス設定方式の実施
例を示す構成図、第２図は本発明の機能設定開始要求線
制御による設定方式の実施例を示す構成図でおる。 １・・・ＣＰＵ　　　　　　　　２・・・メインメモリ
３・・・周辺装置機能設定用データ転送元エリア４・・
・周辺装置本体 ５・・・周辺装置機能設定用データ転送元エリアを指す
ポインタレジスタ ６・・・周辺装置機能データ格納メモリ７・・・ＤＭＡ
コントローラ ８・・・バス ９・・・機能設定開始要求線 １０・・・ポインタセレクタ １１・・・固定周辺装置機能設定用データ転送元エリア
を指すポインタ 特許出願人　　日本電気エンジニアリング株式会社 ヘ１　− 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）ＣＰＵの周辺装置本体に、周辺装置機能データ格
    納メモリを制御するダイレクトメモリアクセスコントロ
    ーラと、メインメモリ内の周辺装置機能設定用データ転
    送元エリアを指す書き込み可能なポインタレジスタとを
    有することを特徴とする周辺装置。
  2. （２）ＣＰＵの周辺装置本体に、周辺装置機能データ格
    納メモリを制御するダイレクトメモリアクセスコントロ
    ーラと、メインメモリ内の周辺装置機能設定用データ転
    送元複数エリアを指す各々のエリアに対応するポインタ
    と、機能設定開始要求線とを有することを特徴とする周
    辺装置。
JP22468686A 1986-09-22 1986-09-22 周辺装置 Pending JPS6379157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22468686A JPS6379157A (ja) 1986-09-22 1986-09-22 周辺装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22468686A JPS6379157A (ja) 1986-09-22 1986-09-22 周辺装置

Publications (1)

Publication Number Publication Date
JPS6379157A true JPS6379157A (ja) 1988-04-09

Family

ID=16817637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22468686A Pending JPS6379157A (ja) 1986-09-22 1986-09-22 周辺装置

Country Status (1)

Country Link
JP (1) JPS6379157A (ja)

Similar Documents

Publication Publication Date Title
JPS6379157A (ja) 周辺装置
JPS6263333A (ja) 画面情報制御方式
JPH0554009A (ja) プログラムロード方式
JP2732890B2 (ja) データ処理装置のスタンバイ方式
JPH0261749A (ja) データ転送装置
JPS6048770B2 (ja) 情報処理方式
JPS61226849A (ja) 共有バツフア制御方式
JPS63198141A (ja) メモリバンク制御方式
JPH0477930A (ja) マイクロコンピュータ
JPH033063U (ja)
JPH02110633A (ja) Ｃｐｕ装置
JPS63104156A (ja) 情報処理装置
JPH01199257A (ja) データ転送制御装置
JPS63158654A (ja) マイクロコントロ−ラ
JPH03282756A (ja) 非同期入出力方式
JPS62212826A (ja) マルチジヨブシステムにおける画面制御装置
JPS6258334A (ja) 入出力制御プログラムの付加ロ−ド制御方式
JPS63155241A (ja) アドレス空間制御方式
JPH04273376A (ja) ベクトルデータ処理装置
JPH01107295A (ja) メモリ制御装置
JPH06103154A (ja) 共有メモリ制御装置
JPS63293588A (ja) 表示装置
JPH0546581B2 (ja)
JPS6180453A (ja) ベクトル処理装置
JPS60256858A (ja) プログラム・ロ−デイング処理方式