JPS63198141A - メモリバンク制御方式 - Google Patents

メモリバンク制御方式

Info

Publication number
JPS63198141A
JPS63198141A JP3089887A JP3089887A JPS63198141A JP S63198141 A JPS63198141 A JP S63198141A JP 3089887 A JP3089887 A JP 3089887A JP 3089887 A JP3089887 A JP 3089887A JP S63198141 A JPS63198141 A JP S63198141A
Authority
JP
Japan
Prior art keywords
program
switching
storage means
memory
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3089887A
Other languages
English (en)
Inventor
Hideyuki Mizuta
水田 英行
Noriaki Yoshikawa
吉川 範昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3089887A priority Critical patent/JPS63198141A/ja
Publication of JPS63198141A publication Critical patent/JPS63198141A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 メモリバンク制御方式であって、2つ以上の格納手段の
同じアドレス領域に共通プログラムを格納しておいて、
処理手段が処理を行なう格納手段を切り替えることによ
り、切り替え前後のプログラムを意識せずにバンク切り
替えを自由に行なうことができ、プログラムの作成効率
が向上する。
〔産業上の利用分野〕
本発明は、メモリバンク制御方式に関し、特に、コンピ
ュータシステムにおいて、中央演算装置(Centra
l Processing Unit、以後CPUと称
する)の処理アドレス領域を切り替えるメモリバンク制
御方式に関するものである。
〔従来の技術〕
例えば、公知のコンピュータシステムにおいて、メモリ
に格納されたプログラムを実行する場合、メモリのアド
レスを指定し、指定されたアドレスに格納されたデータ
を読み出して処理を行なう。
アドレスを指定するための信号線(アドレスバス)を例
えば16本(16ビツト)持っているCPUは、2+6
(=65536. 64K)バイトのアドレス空間を持
ち、64にバイトのメモリを直接制御することができる
また、アドレスバスを増やすことで、アドレス空間を拡
大することは可能であるが、アドレスバスを増やすこと
には物理的な制限があり、そのため、CPUが直接制御
できるアドレス空間の大きさにも限度がある。
その限度を越えて、しかもアドレスバスを増やさずにC
PUが直接制御できるアドレス空間を拡張する方式とし
て、メモリのバンク切替方式がある。
バンク切替方式では、同じアドレス番号を持つた複数の
メモリをバンクとして定義する。そして、CPUは1つ
のバンクを選択し、更にアドレスを指定してプログラム
やデータの処理を行なう。
〔発明が解決しようとする問題点〕
ところで、上述した従来方式にあっては、プログラマが
あるバンクのデータを指定する場合、データの格納され
ているバンクとアドレスを指定する必要があり、常にバ
ンクとアドレスの両方を考慮しなければならなかった。
また、バンクを切り替えたときに切り替え前のプログラ
ムが消滅してしまうので、プログラムの作成に工夫が必
要であった。以上のように、従来方式におけるプログラ
ムの作成には制約があり、プログラム作成効率が悪いと
いう問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、プログラムの作成効率が向上するようにしたメモ
リバンク制御方式を提供することを目的としている。
〔問題点を解決するための手段〕
第1図は、本発明のメモリバンク制御方式の原理ブロッ
ク図である。
図において、処理手段131は、プログラムを処理する
少なくとも2つの格納手段121A、121B。
・・・は、一部の同じアドレス領域に共通プログラムを
有し、処理手段131が処理を行なうプログラムを格納
する。
バンク切替手段111は、処理手段131からの指示に
応答して格納手段121A、121B。
・・・の中の1つを選択する。
従って、全体として、バンク切替手段111によって2
つ以上の格納手段から1つを選択するように構成されて
いる。
〔作 用〕
処理手段131は、格納手段121A、121Bに格納
されたプログラムを処理する。
格納手段121A、121Bは、一部の同じアドレス領
域に共通プログラムを有する。
バンク切替手段111は、処理手段131の指示により
、格納手段121A、121Bのなかの1つを選択する
本発明にあっては、各格納手段の同じアドレス領域に共
通プログラムを格納しておいて、処理手段131が処理
を行なう格納手段を切り替えることにより、切り替え前
後のプログラムを意識せずにバンク切り替えを自由に行
なうことができ、プログラムの作成効率が向上する。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例によるメモリバンク制御方
式を適用したコンピュータシステムの構成を示す。
■、−乍1と・ 1ズとの対応 こ ここで、本発明の実施例と第1図との対応関係を示して
おく。
バンク切替手段111は、バンク切替部211に相当す
る。
格納手段121A、121B、  ・・・は、メモリ2
21A、221B、221Cに相当する。
処理手段131は、中央演算装置231.レジスタ23
3に相当する。
1−j■I濱λl戊 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
第2図において、コンピュータ200は、プログラム及
びデータの処理を行なう中央演算装置231、外部の周
辺機器とのデータの入出力を行なう周辺制御部261.
外部との通信を制御する通信制御部251.プログラム
やデータを格納する3つのメモリ221A、221B、
221C,中央演算装置231が処理を行なうアドレス
空間のバンク切り替えを行なうバンク切替部211.中
央演算装置231が処理するプログラムやデータをラッ
チするレジスタ233から成っている。
中央演算装置231は、周辺制御部2611通信制御部
251.レジスタ233.バンク切替部211と接続さ
れている。また、バンク切替部211は、レジスタ23
3.3つのメモリ221A。
221B、221Cと接続されている。
更に、周辺制御部261には、プログラムの実行結果を
印刷紙(図示すず)に印刷するプリンタ263、プログ
ラムやデータを入力するキーボード265.情報を表示
するディスプレイ267゜プログラムやデータを保存す
るためのハードディスク装置269及びフロッピーディ
スク装置271が接続されている。これらは、コンピュ
ータ200の周辺機器となるものである。
且−大流■少分立 第3図は、実施例における3つのメモリ221A、22
1B、221Cの説明図である。図において、プログラ
ムやデータの処理単位を「タスク」とする。また、バン
ク切り替えを行なうための制御プログラムを「モニタプ
ログラム」、あるタスク実行中に割り込みをかけるため
のプログラムを「割込みプログラム」とし、各メモリの
アドレス番号“EOOO″〜“EFFF”には割込みプ
ログラムが、F000”〜” FFFF ”にはモニタ
プログラムが格納されているものとする。
いま、メモリ221Aに格納されたタスクaを実行した
後、メモリ221Bに格納されたタスクdを実行し、そ
のタスクdの実行中に割込みが生じる場合を考える。尚
、初期状態では、バンク切替部211はメモリ221A
を選択して、メモリ221Aのモニタプログラムを実行
するものとする。
以下、第2図、第3図を参照する。
最初に、中央演算装置231は、メモリ221Aのモニ
タプログラムを実行してタスクaを呼び出し、タスクa
の実行を行なう。
タスクaの実行が終了すると、モニタプログラムに復帰
し、中央演算装置231はモニタプログラムを実行して
バンク切替部211に指示を送る。
次に、バンク切替部211はバンク切り替えを行なって
、メモリ221Aから別のメモリ221Bへ切り替える
。そして、中央演算装置231は、メモリ221Bのタ
スクdを実行する。尚、メモリ221Aからメモリ22
1Bへ切り替えたときに、メモリ221Aのモニタプロ
グラムは消滅するが、メモリ221Bの同じアドレス領
域にも同一のモニタプログラムが存在するので、中央演
算装置231はメモリ221Bのモニタプログラムによ
り、タスクdを実行することができる。
タスクdを実行中に割込みが発生すると、メモリ221
Bの割込みプログラムに処理を移すだけでよいので、バ
ンク切替部211によるバンク切り替えの必要はない。
また、ここでは、メモリ221Aからメモリ221Bへ
のバンク切り替えを考えたが、メモリ221Bからメモ
リ221Cへ、あるいはメモリ221Cからメモリ22
1Aへのバンク切り替えについても同様である。
■、    のまとめ このように、メモリ221A、221B、221Cの同
じアドレス領域にモニタプログラムと割込みプログラム
を格納しておいて、バンク切り替えを行なうことにより
、切り替え前のプログラムの消滅を防いでバンク切り替
えを自由に行なうことができ、プログラムの作成効率が
向上する。
■、8の・乏E、 なお、上述した本発明の実施例にあっては、全てのメモ
リにモニタプログラムと割込みプログラムを格納してお
いたが、用途によっては特定のメモリのみにモニタプロ
グラムと割込みプログラムを格納することもできる。
また、「1.実施例と第1図との対応関係」において、
第1図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、2つ以上の格納手段
の同じアドレス領域に共通プログラムを格納しておいて
、処理手段が処理を行なう格納手段を切り替えることに
より、切り替え前後のプログラムを意識せずにバンク切
り替えを自由に行なうことができるので、実用的には極
めて有用である。
【図面の簡単な説明】
第1図は本発明のメモリバンク制御方式の原理ブロック
図、 第2図は本発明の一実施例によるメモリバンク制御方式
を適用したコンピュータシステムの構成図、第3図は、
本発明の一実施例によるメモリ内容の説明図である。 図において、 111はバンク切替手段、 121A、121Bは格納手段、 131は処理手段、 200はコンピュータ、 211はバンク切替部、 221A、221Bはメモリ、 231は中央演算装置、 233はレジスタ、 251は通信制御部、 261は周辺制御部、 263はプリンタ、 265はキーボード、 267はディスプレイ、 269はハードディスク装置、 271はフロンピーディスク装置である。 −・、 夕 4く、48日月の厘ずPフ゛0−/ワ囚第1因 勿 ↑廼とイ列 の 項ζ にΣ 口 史施僧IGメtすe宕町り前置 第3図

Claims (4)

    【特許請求の範囲】
  1. (1)プログラムを処理する処理手段(131)と、一
    部の同じアドレス領域に共通プログラムを有し、処理手
    段(131)が処理を行なうプログラムを格納する少な
    くとも2つの格納手段(121A、121B、・・・)
    と、 処理手段(131)からの指示に応答して格納手段(1
    21A、121B、・・・)の中の1つを選択するバン
    ク切替手段(111)と、 を備えるように構成したことを特徴とするメモリバンク
    制御方式。
  2. (2)前記共通プログラムは、バンク切替プログラムで
    あることを特徴とする特許請求の範囲第1項記載のメモ
    リバンク制御方式。
  3. (3)前記共通プログラムは、割込み処理プログラムで
    あることを特徴とする特許請求の範囲第1項記載のメモ
    リバンク制御方式。
  4. (4)前記共通プログラムは、バンク切替プログラム及
    び割込み処理プログラムであることを特徴とする特許請
    求の範囲第1項記載のメモリバンク制御方式。
JP3089887A 1987-02-13 1987-02-13 メモリバンク制御方式 Pending JPS63198141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089887A JPS63198141A (ja) 1987-02-13 1987-02-13 メモリバンク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089887A JPS63198141A (ja) 1987-02-13 1987-02-13 メモリバンク制御方式

Publications (1)

Publication Number Publication Date
JPS63198141A true JPS63198141A (ja) 1988-08-16

Family

ID=12316550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089887A Pending JPS63198141A (ja) 1987-02-13 1987-02-13 メモリバンク制御方式

Country Status (1)

Country Link
JP (1) JPS63198141A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324286A (ja) * 1992-03-18 1993-12-07 Toshiba Corp 情報処理方式
JP2010264008A (ja) * 2009-05-13 2010-11-25 Kyoraku Sangyo Kk 遊技機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132A (en) * 1975-06-23 1977-01-05 Nec Corp Memory
JPS60245060A (ja) * 1984-05-21 1985-12-04 Hitachi Ltd マイクロコンピユ−タ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132A (en) * 1975-06-23 1977-01-05 Nec Corp Memory
JPS60245060A (ja) * 1984-05-21 1985-12-04 Hitachi Ltd マイクロコンピユ−タ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324286A (ja) * 1992-03-18 1993-12-07 Toshiba Corp 情報処理方式
JP2010264008A (ja) * 2009-05-13 2010-11-25 Kyoraku Sangyo Kk 遊技機

Similar Documents

Publication Publication Date Title
JPS63198141A (ja) メモリバンク制御方式
JPH0192851A (ja) アドレス空間切替装置
US5893928A (en) Data movement apparatus and method
JPH056281A (ja) 情報処理装置
JPH0639370Y2 (ja) データ処理装置
JP3704927B2 (ja) プログラマブルコントローラ
JPS61184643A (ja) 仮想計算機の起動制御方式
JPH0635800A (ja) マイクロプロセッサ及びそれを使用したデータ処理システム
JPH033049A (ja) プロセスコントローラ単一メモリチップシャドー化技術
JPS6023384B2 (ja) アレイ・プロセツサにおける内部メモリ制御方式
JPS62152032A (ja) 情報処理装置
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPS5856023A (ja) 配列変換装置
JPH0449459A (ja) Dma転送方法
JPS6047613B2 (ja) マイクロプログラム制御方式
JPH0561675B2 (ja)
JPS6349942A (ja) 演算処理装置
JPH0481934A (ja) 情報処理装置
JPH0769780B2 (ja) 表示処理装置
JPH01134530A (ja) パイプライン制御装置
JPH0240749A (ja) 情報処理装置
JPS6379157A (ja) 周辺装置
JPS60215247A (ja) 演算処理装置
JPH04138582A (ja) 単一命令型並列計算機
JPH07134702A (ja) ベクトルデータ処理装置