JPH04273376A - ベクトルデータ処理装置 - Google Patents

ベクトルデータ処理装置

Info

Publication number
JPH04273376A
JPH04273376A JP5610191A JP5610191A JPH04273376A JP H04273376 A JPH04273376 A JP H04273376A JP 5610191 A JP5610191 A JP 5610191A JP 5610191 A JP5610191 A JP 5610191A JP H04273376 A JPH04273376 A JP H04273376A
Authority
JP
Japan
Prior art keywords
vector
data
page
physical
vector data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5610191A
Other languages
English (en)
Inventor
Chikayuki Katou
加藤 周志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP5610191A priority Critical patent/JPH04273376A/ja
Publication of JPH04273376A publication Critical patent/JPH04273376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明はベクトルデータ処理装置に関し、
特にマルチタスク処理が可能なベクトルデータ処理装置
のデータセーブ時の制御方式に関する。
【0002】
【従来技術】従来のこの種のベクトルデータ処理装置は
、図3に示すように、主記憶装置0,物理ベクトルレジ
スタ群1,データ転送手段2,算術論理演算部3及び命
令制御部4により構成されている。
【0003】ベクトルデータ処理装置があるタスクを実
行しているとき、物理ベクトルレジスタ群1には、デー
タ線15を通じて算術論理演算部3に供給するベクトル
データや、データ線16を通じて得られる算術論理演算
部3の処理結果などが格納されている。
【0004】タスク切換え時に、信号線8を通じてソフ
トウェアからベクトルデータセーブ命令を受けた命令制
御部4は信号線305 を通じてデータ転送手段2にベ
クトルデータセーブ要求を出す。ベクトルデータセーブ
要求を受けたデータ転送手段2はデータ線18を通じて
物理ベクトルレジスタ群1のベクトルデータすべてを入
力し、データ線18を通じて主記憶装置0上のソフトウ
ェアが指定した番地に書込む。
【0005】続いて、ソフトウェアが信号線8を通じて
ベクトルデータロード命令を命令制御部4に対して発行
すると、命令制御部4は信号線305 を通じて、デー
タ転送手段2にベクトルデータロード要求を出す。
【0006】ベクトルデータロード要求を受けたデータ
転送手段2はデータ線18を通じて主記憶装置0上のソ
フトウェアが指定した番地から物理ベクトルレジスタ群
に相当する量のベクトルデータを読出し、データ線19
を通じて物理ベクトルレジスタ群1に出力する。
【0007】上述した従来のベクトルデータ処理装置は
、タスクの切換えの際に、物理ベクトルレジスタ群内の
全てのベクトルデータを主記憶にセーブし、新たに実行
するタスクが処理するベクトルデータで主記憶上に退避
されているデータをすべて物理ベクトルレジスタ群にロ
ードしているので、タスクの切換え時に物理ベクトルレ
ジスタ群の一部のデータしか更新してなかったり、主記
憶に退避されているベクトルデータの一部しか必要とし
ないときも、物理ベクトルレジスタ群に相当する量のベ
クトルデータのセーブおよびロードを行うこととなり、
タスク切換え処理の速度低下につながるという欠点があ
る。
【0008】
【発明の目的】本発明の目的は、タスク切換え時におけ
るベクトルデータのセーブ処理ひいてはロード処理を短
時間に行い得るようにしたベクトルデータ処理装置を提
供することにある。
【0009】
【発明の構成】本発明によれば、ベクトルデータを保持
するベクトルレジスタ群と、主記憶装置と、前記ベクト
ルレジスタ群と前記主記憶装置との間のデータ転送を行
うデータ転送手段と、ソフトウェア命令を受けて前記ベ
クトルレジスタ群と前記データ転送手段とを制御する命
令制御手段とを含み、複数のタスクが時分割で動作する
ベクトルデータ処理装置であって、現在実行中のタスク
がアクセスするベクトルデータを格納した前記ベクトル
レジスタ群内のベクトルレジスタを特定管理する管理手
段と、前記ベクトルデータの主記憶装置へのセーブ指示
に応答して、前記管理手段により管理されているベクト
ルレジスタ内のベクトルデータのみを前記主記憶装置へ
セーブする手段とを含むことを特徴とするベクトルデー
タ処理装置が得られる。
【0010】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0011】図1は本発明の一実施例のブロック図であ
り、図3と同等部分は同一符号により示している。ベク
トルデータ処理装置があるタスクを実行しているとき、
物理ベクトルレジスタ群1にはデータ線15を通じて算
術論理演算部3に供給するベクトルデータやデータ線1
6を通じて得られる算術論理演算部3の処理結果などが
格納されている。
【0012】物理ベクトルレジスタ群1は非常に多くの
ベクトルレジスタの並びなので、先頭のレジスタから順
に物理番号l(l=0,1,2,…)を割振って、各ベ
クトルレジスタを「物理ベクトルレジスタl」と表記す
る。
【0013】また物理ベクトルレジスタ群1は連続する
複数個のベクトルレジスタからなる物理ページという単
位に分割される。この物理ページに対してページ番号m
(m=0,1,2…)をふり、各物理ページを「物理ペ
ージm」と表記する。これによって物理ページmを構成
するベクトルレジスタのうち先頭レジスタの物理番号(
この物理番号を特に物理ページアドレスPAm とよぶ
)がわかれば、ソフトウェアは物理ベクトルレジスタ群
1内のベクトルレジスタをアクセスするのに直接物理番
号lで指定しなくても、「物理ページmの第n(n=0
,1,2…)レジスタ」と間接的に指定することができ
る。
【0014】一方、ソフトウェアは仮想的な論理ベクト
ルレジスタの並びである論理ベクトルベクトルレジスタ
群を想定している。マルチタスクでは各タスクが固有な
論理ベクトルレジスタ群を想定する。論理ベクトルレジ
スタ群もまた連続する複数個の論理ベクトルレジスタか
らなる論理ページという単位に分割される。
【0015】物理ページと同様に、論理ページにページ
番号j(j=0,1,2…)をふって各論理ページを「
論理ページj」と表記する。ただし、論理ページと物理
ページとは等しい大きさである。したがって、ソフトウ
ェアは、論理ベクトルレジスタ群内のある論理ベクトル
レジスタをアクセスするときも、「論理ページjの第k
(k=0,1,2…)レジスタ」(以下これを論理ベク
トルレジスタ(j,k)と表記する)と間接的に指定す
ることができる。ただ論理ページはあくまで仮想的なも
のであるから、物理ベクトルレジスタ群1内のいずれか
の物理ページ上に割付けられなければならない。
【0016】ある論理ページをどの物理ページ上に割付
けるかは、論理ベクトルレジスタ群を想定するソフトウ
ェアが図2に示すページ表25およびページ管理表27
によって管理して行われる。
【0017】ページ表25はベクトルデータ処理装置内
で実行されるすべてのタスクがもち得るすべての論理ペ
ージと同じ数の論理ページ記述子LPDの並びであり、
論理ページ記述子LPDijはタスク番号iのタスクが
もつ論理ページjの情報、すなわち論理ページjが割付
けられている物理ページmの物理ページアドレスPAm
,そして物理ページ不在ビットNを記述する。
【0018】物理ページ不在ビットNが“1”のときは
、物理ページアドレスPAm が指す物理ページmには
現在他の論理ページが割付けられていることを示す。
【0019】したがって、論理ページ記述子LPDij
の物理ページ不在ビットNが“1”のとき、論理ページ
記述子LPDijの物理ページアドレスPAm は無効
となる。
【0020】これに対してページ管理表27は物理ベク
トルレジスタ群1がもつ全物理ページと同じ数の物理ペ
ージ記述子RPDの並びであり、物理ページ記述子RP
Dmは物理ページmの情報すなわち物理ページmの物理
ページアドレスPAm と状態ビットU1 ,U2 を
記述する。
【0021】物理ページ記述子RPDm の状態ビット
U1 が“1”のとき、物理ページmには実行中タスク
の論理ページが割付けられていて、状態ビットU2 が
“1”のときは、物理ページm上のベクトルデータは主
記憶装置0上にセーブされてはいないことを示す。これ
ら状態ビットU1 ,U2 によって物理ページは次の
3種類の状態に定義される(U1 =0,U2 =1の
状態は存在しない)。
【0022】■未使用(U1 =0,U2 =0)……
以前実行されたタスクの論理ページが割付けられた物理
ページである。
【0023】■準使用中(U1 =1,U2 =0)…
…実行中タスクの論理ページが割付けられた物理ページ
であり、ページ上のデータは主記憶にセーブ済である。
【0024】■使用中(U1 =1,U2 =1)……
実行中タスクの論理ページが割付けられた物理ページで
あり、ページ上のデータはまだ主記憶にはセーブしてな
い。
【0025】以上に述べた事柄を踏まえてタスク切換え
時の処理を説明する。ベクトルデータ処理装置では、タ
スク番号aのタスクAとタスク番号bのタスクBが時分
割で動作していて、いまタスク切換ルーチンが起動され
タスクBからタスクAに切換わろうとしている。タスク
Bは前回のタスク切換えで実行開始されてから現在まで
アクセスした論理ページをバッファなどに記録している
ので、タスク切換ルーチンはタスクBがアクセスした論
理ページすべてについてベクトルデータセーブ命令を発
行する。
【0026】タスク切換ルーチンは制御線8を通じて命
令デコーダ36にベクトルデータセーブ命令を入力し、
レジスタ20にタスク番号bとセーブしたい論理ページ
番号X(X=0,1,2…)を格納する。ベクトルデー
タセーブ命令を受けた命令デコーダ36は制御線13を
通じてデコーダ24にセットN要求を、ページ管理制御
回路26にベクトルデータセーブ要求を夫々出す。レジ
スタ20内のデータはデータ線7を通じてアドレス生成
回路38に入力される。ソフトウェアは主記憶装置0の
特定の領域を各論理ページ上のベクトルデータをセーブ
する退避領域にあてている。
【0027】退避領域はタスク番号0のタスクがもつ論
理ページ0の退避領域,タスク番号0のタスクがもつ論
理ページ1の退避領域,……というように番号順に規則
正しく全論理ページ分の領域を確保している。タスク番
号iのタスクがもつ論理ページjの退避領域の先頭番地
をSAijで表すとすると、アドレス生成回路38は、
(退避領域S00の先頭番地)+bx (1つのタスク
がもち得る論理ベクトルレジスタ群の大きさ)+X×(
論理ページ1枚の大きさ)という計算を行って、タスク
Bがもつ論理ページXの退避領域アドレスSAbxを求
め、これをデータ線11を通じてレジスタ28に格納す
る。
【0028】デコーダ24はデータ線7を通じて得られ
るデータからタスクBの論理ページXを記述する論理ペ
ージ記述子LPDbxを制御線33を通じて指示する。 デコーダ24は制御線13を通じて命令デコーダ36よ
りセットN要求を受けているので制御線33により、論
理ベージ記述子LPDbxの論理ページ不在ビットNを
セットする。論理ページ記述子LPDbxの内容はデー
タ線10を通じてページ管理制御回路26に入力される
【0029】ページ管理制御回路26はデータ線10を
通じて得た物理ページアドレスPAZ (Zはある物理
ページ番号)より論理ページXが割付けられた物理ペー
ジZを記述する物理ページ記述子RPDz をページ管
理表27から検索し、制御線34によりその状態ビット
U2 をリセットすると共に、データ線35を通じて物
理ページアドレスPAz をレジスタ28に格納する。
【0030】このとき、ページ管理制御回路26は制御
線13を通じて命令デコーダ36からベクトルデータセ
ーブ要求を受けているので、ページ管理制御回路26は
、データ線37を通じてデータ転送手段2に退避領域ア
ドレスSAbxと物理ページアドレスPAz が入力さ
れるよう制御線17で制御して、データ転送手段2に制
御線17を通じてベクトルデータ・セーブ要求を出す。
【0031】データ転送手段2はベクトルデータ・セー
ブ要求を受けると、物理ページアドレスPAz が指す
物理ページ上のベクトルデータをデータ線19を通じて
入力し、データ線18を通じて主記憶装置0上の退避領
域SAbxに入力したベクトルデータを書込む。
【0032】以上でベクトルデータセーブ命令は完了す
る。以降タスク切換ルーチンはベクトルデータセーブ命
令を記録されているタスクBがアクセスした論理ページ
すべてについて発行する。タスクBがアクセスしたすべ
ての論理ページのセーブが終了すると、タスク切換ルー
チンは制御線8を通じて命令デコーダ36にページ切換
命令を入力する。
【0033】命令デコーダ36はページ切換命令を受け
ると、制御線13を通じてページ管理制御回路26にリ
セットU1 要求を出す。リセットU1 要求を受けた
ページ管理制御回路26は制御線34によって全物理ペ
ージ記述子RPDの状態ビットU1 をリセットする。 これでタスク切換え処理は終了し、タスクAの実行が開
始される。
【0034】しかしタスクAが何らかの命令において論
理ベクトルレジスタを指定しても、この時点ではタスク
Aのもつ論理ページは1枚も物理ベクトルレジスタ群1
内に割付けられていないので、ある論理ページに対する
1回目のアクセスには論理ページ割付けのための物理ペ
ージ不在処理が割込まれる。
【0035】タスクAの実行が始まると、タスクAは制
御線8を通じて命令デコーダ36にシフト命令などを入
力し、レジスタ20にタスク番号aとアクセスする論理
ベクトルレジスタ番号(p,q)を格納する。レジスタ
20内のデータはデータ線7を通じてデコーダ24に入
力される。デコーダ24はデータ線7より入力されたデ
ータによってタスクAのもつ論理ページPを記述する論
理ページ記述子LPDapを制御線33によって指し示
す。
【0036】ただし、この命令はベクトルデータセーブ
命令ではないので、命令デコーダ36からのセットN要
求はなく、したがってデコーダ24は論理ページ記述子
LPDapの物理ページ不在ビットNをセットしない。
【0037】論理ページ記述子LPDapの内容はデー
タ線10を通じてレジスタ21に格納される。加算器2
2はレジスタ21内の物理ページアドレスPAr (r
はある物理ページ番号)をデータ線31を通じて入力し
、データ線30を通じて得られる論理ページ内相対レジ
スタ番号qと加算して、論理番号(p,q)に対応する
物理番号lpqをデータ線32を通じてレジスタ23に
出力する。
【0038】この様にしてソフトウェアが指定した論理
ベクトルレジスタ(p,q)から物理ベクトルレジスタ
lpqが求められた。しかしこのとき論理ページ記述子
LPDapの物理ページ不在ビットNは“1”で物理ペ
ージアドレスPAr が無効なので、制御線12によっ
てレジスタ23の出力が抑止されると共にページ管理制
御回路26に物理ページ不在処理要求が発行される。
【0039】物理ページ不在処理要求を受けたページ管
理制御回路26は制御線34によって状態ビットU1 
が“0”の物理ページ記述子をページ管理表27から検
索し、論理ページPを新たに割付ける物理ページr´を
記述する物理ページ記述子RPDr ´の物理ページア
ドレスPAr ´をデータ線35を通じてレジスタ28
に格納する。
【0040】レジスタ28には前述の如くアドレス生成
回路38が計算した論理ページPの退避領域SAapと
物理ページ不在ビットをリセットするための値“0”が
格納されている。ページ管理制御回路26は物理ページ
不在処理要求を受けているので、制御線17によってレ
ジスタ28内のデータをデータ線37を通じてデータ転
送手段2に入力すると共に制御線17を通じてデータ転
送手段2にベクトルデータロード要求を出す。
【0041】ベクトルデータロード要求を受けたデータ
転送手段2は主記憶装置0の退避領域SAap上のベク
トルデータをデータ線18を通じて読出し、データ線1
9を通じて読出したベクトルデータを物理ページアドレ
スPAr ´の物理ページ上に書込む。
【0042】それと同時に、レジスタ28内の値“0”
と物理ページアドレスPAr ´はデータ線9を通じて
、デコーダ24が指し示す論理ページ記述子LPDap
に書込まれる。これによって論理ページ記述子LPDa
pの物理ページ不在ビットNはリセットされ、物理ペー
ジアドレスPAは更新される。
【0043】データ線10より出力される更新された物
理ページアドレスPAr ´によって前述の如く求めら
れる論理番号(p,q)に対応する新たな物理番号lp
q´がレジスタ23に格納される。ただし今回は物理ペ
ージ不在ビットNがリセットされているので、レジスタ
23内のデータは抑止されずデータ線14を通じて物理
ベクトルレジスタ群1へ出力される。また物理ページ不
在処理要求も発行されない。
【0044】また、レジスタ23に物理番号lpq´が
セットされるまでにデータ転送手段2が論理ページP上
のベクトルデータを物理ベクトルレジスタ群1へ転送し
終わるように制御されている。
【0045】
【発明の効果】以上説明したように、本発明はあるタス
クが実行中にアクセスする論理ページ分のベクトルデー
タしか物理ベクトルレジスタ群上にロードしないので、
ロードしたベクトルデータの主記憶へのセーブもまたア
クセスした論理ページ分のベクトルデータでよい。よっ
て、タスク切換え時に転送するベクトルデータの量が必
要最少限に抑えられ、タスク切換えの処理速度が向上す
るという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のシステムブロック図である。
【図2】本発明の実施例の一部具体例を示す図である。
【図3】従来のベクトルデータ処理装置のシステムブロ
ック図である。
【符号の説明】
0  主記憶装置 1  物理ベクトルレジスタ群 2  データ転送手段 3  算術論理演算部 4  命令制御部 5  ページ変換手段 6  ページ管理手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ベクトルデータを保持するベクトルレ
    ジスタ群と、主記憶装置と、前記ベクトルレジスタ群と
    前記主記憶装置との間のデータ転送を行うデータ転送手
    段と、ソフトウェア命令を受けて前記ベクトルレジスタ
    群と前記データ転送手段とを制御する命令制御手段とを
    含み、複数のタスクが時分割で動作するベクトルデータ
    処理装置であって、現在実行中のタスクがアクセスする
    ベクトルデータを格納した前記ベクトルレジスタ群内の
    ベクトルレジスタを特定管理する管理手段と、前記ベク
    トルデータの主記憶装置へのセーブ指示に応答して、前
    記管理手段により管理されているベクトルレジスタ内の
    ベクトルデータのみを前記主記憶装置へセーブする手段
    とを含むベクトルデータ処理装置。
JP5610191A 1991-02-27 1991-02-27 ベクトルデータ処理装置 Pending JPH04273376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5610191A JPH04273376A (ja) 1991-02-27 1991-02-27 ベクトルデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5610191A JPH04273376A (ja) 1991-02-27 1991-02-27 ベクトルデータ処理装置

Publications (1)

Publication Number Publication Date
JPH04273376A true JPH04273376A (ja) 1992-09-29

Family

ID=13017714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5610191A Pending JPH04273376A (ja) 1991-02-27 1991-02-27 ベクトルデータ処理装置

Country Status (1)

Country Link
JP (1) JPH04273376A (ja)

Similar Documents

Publication Publication Date Title
JP3253303B2 (ja) コンテキスト切り換え装置及び方法
EP0258736A2 (en) Parallel computer with distributed shared memories and distributed task activating circuits
JP2002533807A (ja) 割込み/ソフトウエア制御スレッド処理
JPH0719426B2 (ja) デイスク制御装置
JPH0340868B2 (ja)
JP3088303B2 (ja) キャッシュ・メモリ・バンク制御装置
JP3005626B2 (ja) データ処理システムおよびデータ転送方法
JPH04273376A (ja) ベクトルデータ処理装置
US7382970B2 (en) Process control manager for audio/video file system
JPH04365136A (ja) ベクトルデータ処理装置
JP3067253B2 (ja) データ処理装置
JP3260399B2 (ja) 非同期i/oダイナミックプライオリティチェンジ方式
EP0787326B1 (en) System and method for processing of memory data and communication system comprising such system
JPS6032220B2 (ja) 情報処理装置
JP3217348B2 (ja) 情報処理システム
JP3190661B2 (ja) 情報処理システム
JPH05324698A (ja) ベクトルデータ処理装置およびそれに使用されるデータ転送方式
KR100282423B1 (ko) 반도체 중앙처리 장치
JPH0756633B2 (ja) タスク切換え方式
JPH05250263A (ja) 仮想プロセッサ方式及び不揮発化記憶方式
JPS61136131A (ja) 情報処理装置
JP2847729B2 (ja) 情報処理装置
JP2002544619A (ja) 専用ポインタメモリを使用するオブジェクト指向処理
JP2001022581A (ja) データ処理装置及びコンピュータ読み取り可能な記憶媒体
JPH01233628A (ja) メモリアドレス変換制御回路