JP2002533807A - 割込み／ソフトウエア制御スレッド処理 - Google Patents
割込み／ソフトウエア制御スレッド処理Info
- Publication number
- JP2002533807A JP2002533807A JP2000590052A JP2000590052A JP2002533807A JP 2002533807 A JP2002533807 A JP 2002533807A JP 2000590052 A JP2000590052 A JP 2000590052A JP 2000590052 A JP2000590052 A JP 2000590052A JP 2002533807 A JP2002533807 A JP 2002533807A
- Authority
- JP
- Japan
- Prior art keywords
- thread
- context
- memory location
- instruction
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
- G06F9/30127—Register windows
Abstract
(57)【要約】
【解決手段】 メモリとコンテキスト・レジスタ・セットとの間で完全なスレッド・コンテキストを転送することによって迅速なスレッド処理が行われる。各スレッド・コンテキストは、指定された割込みまたは命令に応答してそれぞれのメモリ位置から読出される。
Description
【０００１】 発明の背景 １．発明の分野 本発明はスレッド指向処理（thread-oriented processing）に関するものであ
り、更に詳しくいえば、コンテキストの使用による多重スレッド処理（multilpe
-thread）に関するものである。
り、更に詳しくいえば、コンテキストの使用による多重スレッド処理（multilpe
-thread）に関するものである。
【０００２】 ２．関連技術についての説明 多重スレッド処理においては、プロセッサは複数の異なる処理（一般に「スレ
ッド」と呼ばれている）を逐次実行できる。所定の時間期間の経過後または特定
の命令の受け取り時などの、特定の事象の発生時に、プロセッサは１つのスレッ
ドの実行を保留し、保留するスレッドの状態を記述しているコンテキストを保存
し、別のスレッドの実行を開始する。そのスレッドもそれぞれのコンテキストに
より記述されている。各「コンテキスト」は、プロセッサが新しいスレッドの実
行を開始するため、または保留されているスレッドの動作を継続するために必要
な情報を含んでいる。通常はこの情報はメモリ・アドレスと、ステータス情報と
、データとを含んでいる。
ッド」と呼ばれている）を逐次実行できる。所定の時間期間の経過後または特定
の命令の受け取り時などの、特定の事象の発生時に、プロセッサは１つのスレッ
ドの実行を保留し、保留するスレッドの状態を記述しているコンテキストを保存
し、別のスレッドの実行を開始する。そのスレッドもそれぞれのコンテキストに
より記述されている。各「コンテキスト」は、プロセッサが新しいスレッドの実
行を開始するため、または保留されているスレッドの動作を継続するために必要
な情報を含んでいる。通常はこの情報はメモリ・アドレスと、ステータス情報と
、データとを含んでいる。
【０００３】 保存されているスレッド・コンテキストの迅速なアクセスを直接行うために、
いくつかのプロセッサはローカル・コンテキスト・レジスタの多数のバンクを含
んでいる。しかし、これは硬直した構成であって、実行できるスレッドの数を一
定数に制限する。また、設けられているレジスタ・バンクの数よりスレッドの数
が少ない時は常に効率が悪い。
いくつかのプロセッサはローカル・コンテキスト・レジスタの多数のバンクを含
んでいる。しかし、これは硬直した構成であって、実行できるスレッドの数を一
定数に制限する。また、設けられているレジスタ・バンクの数よりスレッドの数
が少ない時は常に効率が悪い。
【０００４】 あるいは、多数のコンテキストを別々のメモリに保存できる。そのようなやり
方の種々の例が米国特許第５３４９６８０号に記述されている。その特許に従来
の情報処理装置として記述されている、それらの例の１つにおいては、主プロセ
ッサは、種々のアプリケーション・プロセスから動作を逐次実行するためのアプ
リケーション・サポート装置と、情報処理装置における動作を制御するためのシ
ステム・サポート装置とを含んでいる。この装置の効率は低いと記述されている
。その理由は、アプリケーション・サポート装置とシステム・サポート装置は同
時には決して動作させられないからである。米国特許第５３４９６８０号は保存
されている多数のコンテキストを利用する別の装置を提案しているが、それらの
装置のおのおのは２つの別々のプロセッサを使用することを要する。これは効率
を向上するための費用のかかるやり方である。
方の種々の例が米国特許第５３４９６８０号に記述されている。その特許に従来
の情報処理装置として記述されている、それらの例の１つにおいては、主プロセ
ッサは、種々のアプリケーション・プロセスから動作を逐次実行するためのアプ
リケーション・サポート装置と、情報処理装置における動作を制御するためのシ
ステム・サポート装置とを含んでいる。この装置の効率は低いと記述されている
。その理由は、アプリケーション・サポート装置とシステム・サポート装置は同
時には決して動作させられないからである。米国特許第５３４９６８０号は保存
されている多数のコンテキストを利用する別の装置を提案しているが、それらの
装置のおのおのは２つの別々のプロセッサを使用することを要する。これは効率
を向上するための費用のかかるやり方である。
【０００５】 発明の概要 本発明の目的は、一定数のローカル・コンテキスト・レジスタを使用するとい
う硬直性の不利益をこうむらない、単一プロセッサによる迅速かつ効率的な多重
スレッド処理を可能にすることである。
う硬直性の不利益をこうむらない、単一プロセッサによる迅速かつ効率的な多重
スレッド処理を可能にすることである。
【０００６】 この目的およびその他の目的は、コンテキストをコンテキスト・レジスタ・セ
ットとメモリとの間で交換（swapping）することによって達成される。これによ
って、最少のハードウェアにより多重スレッド処理が可能にされる。本発明によ
れば、 ・複数の割込みのそれぞれに、それぞれのメモリ位置を関連付けることと、 ・複数のスレッド・コンテキスト・ポインタのそれぞれを、前記メモリ位置に保
存し、このポインタのそれぞれは、前記スレッドのうちの１つのスレッドの動作
状態を十分に記述するスレッド・コンテキストを含むためのメモリ位置を特定す
ることと、 ・いずれかの割込みの発生に応答して、前記割込みに関連させられているそれぞ
れのメモリ位置からポインタを読出すことと、 ・スレッド・コンテキスト・ポインタ読出しによって特定されているメモリ位置
から、スレッド・コンテキストをコンテキスト・レジスタ・セットに読込むこと
と、 ・スレッド・コンテキスト読出しによって記述されているスレッドを実行するこ
とと、 を含む方法が用いられる。
ットとメモリとの間で交換（swapping）することによって達成される。これによ
って、最少のハードウェアにより多重スレッド処理が可能にされる。本発明によ
れば、 ・複数の割込みのそれぞれに、それぞれのメモリ位置を関連付けることと、 ・複数のスレッド・コンテキスト・ポインタのそれぞれを、前記メモリ位置に保
存し、このポインタのそれぞれは、前記スレッドのうちの１つのスレッドの動作
状態を十分に記述するスレッド・コンテキストを含むためのメモリ位置を特定す
ることと、 ・いずれかの割込みの発生に応答して、前記割込みに関連させられているそれぞ
れのメモリ位置からポインタを読出すことと、 ・スレッド・コンテキスト・ポインタ読出しによって特定されているメモリ位置
から、スレッド・コンテキストをコンテキスト・レジスタ・セットに読込むこと
と、 ・スレッド・コンテキスト読出しによって記述されているスレッドを実行するこ
とと、 を含む方法が用いられる。
【０００７】 それぞれの割込みに関連させられているメモリ位置に、コンテキスト自体では
なくて、コンテキストのポインタを保存することによって、割込みは特定のコン
テキストから関係を断たれる。これによって割込みに対する応答の決定における
融通性が高くなる。また、ただ１つのメモリ位置に１より多い割込みに共通のコ
ンテキストを保存し、且つ、この共通コンテキストのアドレスをそれらの割込み
のための各ポインタに含めることによって、メモリを節約できる。更に、コンテ
キスト自体をポインタにより特定されているメモリ位置に直接保存することによ
って、１つのスレッドから別のスレッドへの迅速なプロセッサ変更が可能にされ
る。
なくて、コンテキストのポインタを保存することによって、割込みは特定のコン
テキストから関係を断たれる。これによって割込みに対する応答の決定における
融通性が高くなる。また、ただ１つのメモリ位置に１より多い割込みに共通のコ
ンテキストを保存し、且つ、この共通コンテキストのアドレスをそれらの割込み
のための各ポインタに含めることによって、メモリを節約できる。更に、コンテ
キスト自体をポインタにより特定されているメモリ位置に直接保存することによ
って、１つのスレッドから別のスレッドへの迅速なプロセッサ変更が可能にされ
る。
【０００８】 ここで使用している「メモリ」という語は、それが用いられる態様に一致する
ものと一般に解釈されるべきであることを意図しており、かつ、制約なしに、レ
ジスタ、ＲＡＭ、ＤＲＡＭ、ＲＯＭ、及び、それらの装置の組合わせなどの、各
種の揮発性装置および不揮発性装置を含むことに注目されたい。また、「読出し
」は、１つのメモリからの情報の検索、及び、他のメモリへのそれの書込みを意
味する。
ものと一般に解釈されるべきであることを意図しており、かつ、制約なしに、レ
ジスタ、ＲＡＭ、ＤＲＡＭ、ＲＯＭ、及び、それらの装置の組合わせなどの、各
種の揮発性装置および不揮発性装置を含むことに注目されたい。また、「読出し
」は、１つのメモリからの情報の検索、及び、他のメモリへのそれの書込みを意
味する。
【０００９】 本発明の特に有利な実施例では、プロセッサによって実行されているプログラ
ム・ストリーム（すなわち、そのプログラムを構成している命令列）中のある命
令が、プロセッサにおいてコンテキストの変更を直接行う。これによってスレッ
ド自体による迅速なコンテキスト変更の開始が可能になる。
ム・ストリーム（すなわち、そのプログラムを構成している命令列）中のある命
令が、プロセッサにおいてコンテキストの変更を直接行う。これによってスレッ
ド自体による迅速なコンテキスト変更の開始が可能になる。
【００１０】
好適な実施例についての説明 図１の多重スレッド処理装置１は、単一のプロセッサ１０とメモリ２０を含ん
でいる。例示したプロセッサ１０は、プログラム・カウンタ・レジスタにより特
定された命令を順次実行するためにクロックパルスを利用する、ハードウェアで
加速された装置（hardware-accelerated unit）である。通常は、プログラム・
カウンタ・レジスタは、プロセッサが読出して、実行する次の命令のメモリ位置
を含んでいる。
でいる。例示したプロセッサ１０は、プログラム・カウンタ・レジスタにより特
定された命令を順次実行するためにクロックパルスを利用する、ハードウェアで
加速された装置（hardware-accelerated unit）である。通常は、プログラム・
カウンタ・レジスタは、プロセッサが読出して、実行する次の命令のメモリ位置
を含んでいる。
【００１１】 プロセッサは、割込み処理器１２と、コンテキスト・レジスタ・セット１４と
、命令復号器１６と、算術論理装置１８とを含む。この実施例では、メモリ２０
は、とくに、複数のスレッド・コンテキスト・ポインタＰｔｒ ＴＣ１、Ｐｔｒ
ＴＣ２、Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎと、複数のスレッド・コンテ
キストを保存するための多数のメモリ位置を有するＲＡＭを備えている。
、命令復号器１６と、算術論理装置１８とを含む。この実施例では、メモリ２０
は、とくに、複数のスレッド・コンテキスト・ポインタＰｔｒ ＴＣ１、Ｐｔｒ
ＴＣ２、Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎと、複数のスレッド・コンテ
キストを保存するための多数のメモリ位置を有するＲＡＭを備えている。
【００１２】 プロセッサ１０とメモリ２０は、共通バス３０に接続されて相互に通信すると
ともに、このバスに接続されている他のハードウェアとも通信する。このバスは
、アドレス、割込み、データ、読出しストローブ、書込みストローブ、装置選択
ストローブなどの情報を伝えるためのそれぞれのラインを含んでいる。好ましく
は、このバスは、プロセッサおよびメモリと共通のシリコン基板上に少なくとも
部分的に形成された高速バスである。
ともに、このバスに接続されている他のハードウェアとも通信する。このバスは
、アドレス、割込み、データ、読出しストローブ、書込みストローブ、装置選択
ストローブなどの情報を伝えるためのそれぞれのラインを含んでいる。好ましく
は、このバスは、プロセッサおよびメモリと共通のシリコン基板上に少なくとも
部分的に形成された高速バスである。
【００１３】 プロセッサ１０の動作は割込みおよびプログラム・ストリーム中の命令によっ
て全体的（entirely）に制御される。割込みは、バス３０から受けられた外部割
込み、またはプロセッサ自体で、たとえば、プロセッサ内のタイマ（図示せず）
から、発生された内部割込みとすることができる。各外部割込みには、メモリ２
０内の、スレッド・コンテキスト・ポインタＰｔｒ ＴＣ１、Ｐｔｒ ＴＣ２、
Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎの１つが保存されている所定の位置が関
連付けられている。それらのポインタのおのおのには、バス３０に接続されてい
るハードウェアにより利用されるスレッド・コンテキストの１つが関連付けられ
、特定のコンテキストが保存されているメモリ位置を特定する。１より多いポイ
ンタ（たとえば、Ｐｔｒ ＴＣ１およびＰｔｒ ＴＣ３）に同じスレッド・コン
テキストを関連付けることができ（すなわち、「共用する」）、したがって、同
じメモリ位置を特定する。これは、たとえば、バス３０に接続されている１より
多い装置、たとえば、受信ＦＩＦＯおよび送信ＦＩＦＯ、が同じコンテキストを
利用するならば、有用である。内部割込みのそれぞれが、メモリ２０内の、プロ
セッサにより利用されているスレッド・コンテキストの１つが保存されている所
定の位置に関連付けられる。
て全体的（entirely）に制御される。割込みは、バス３０から受けられた外部割
込み、またはプロセッサ自体で、たとえば、プロセッサ内のタイマ（図示せず）
から、発生された内部割込みとすることができる。各外部割込みには、メモリ２
０内の、スレッド・コンテキスト・ポインタＰｔｒ ＴＣ１、Ｐｔｒ ＴＣ２、
Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎの１つが保存されている所定の位置が関
連付けられている。それらのポインタのおのおのには、バス３０に接続されてい
るハードウェアにより利用されるスレッド・コンテキストの１つが関連付けられ
、特定のコンテキストが保存されているメモリ位置を特定する。１より多いポイ
ンタ（たとえば、Ｐｔｒ ＴＣ１およびＰｔｒ ＴＣ３）に同じスレッド・コン
テキストを関連付けることができ（すなわち、「共用する」）、したがって、同
じメモリ位置を特定する。これは、たとえば、バス３０に接続されている１より
多い装置、たとえば、受信ＦＩＦＯおよび送信ＦＩＦＯ、が同じコンテキストを
利用するならば、有用である。内部割込みのそれぞれが、メモリ２０内の、プロ
セッサにより利用されているスレッド・コンテキストの１つが保存されている所
定の位置に関連付けられる。
【００１４】 あるコンテキストが共用されているならば、処理時間が長くなる。その理由は
、割込みサービス・スレッドが割込みの元を決定しなければならないからである
。しかし、より少ないメモリが必要とされる。逆に、ある割込みがあるコンテキ
ストを独占的に使用するものとすると、割込みサービス・スレッドは割込みの元
を固有的に特定でき、処理応答時間はより短い。これによって装置のアーキテク
チャに融通性が与えられる。
、割込みサービス・スレッドが割込みの元を決定しなければならないからである
。しかし、より少ないメモリが必要とされる。逆に、ある割込みがあるコンテキ
ストを独占的に使用するものとすると、割込みサービス・スレッドは割込みの元
を固有的に特定でき、処理応答時間はより短い。これによって装置のアーキテク
チャに融通性が与えられる。
【００１５】 全ての割込みは、割込み処理器１２によって処理される。この割込み処理器は
スレッド・コンテキスト・ロケータ１２０とポインタ・レジスタ１２２を含み、
かつキャッシュ・マネジャー１２４を含むことを選択できる。スレッド・コンテ
キスト・ロケータ１２０は、外部割込みおよび内部割込みに関連付けられている
メモリ位置を識別するアドレスを生成する。任意の割込みに応答して、スレッド
・コンテキスト・ロケータは、スレッド・コンテキスト・ポインタＰｔｒ ＴＣ
１、Ｐｔｒ ＴＣ２、Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎの関連付けられて
いる１つが保存されているメモリ２０の所定の位置を特定するアドレスを生成す
る。その後で、プロセッサは、スレッド・コンテキスト位置をこのメモリ位置か
らポインタ・レジスタ１２２に読み込む。外部割込みの例には、ＦＩＦＯ ＴＲ
ＡＮＳＭＩＴ ＣＯＭＰＬＥＴＥ、ＦＩＦＯ ＤＡＴＡ ＲＥＣＥＩＶＥＤ、Ｄ
ＭＡ ＴＲＡＮＳＦＥＲ ＣＯＭＰＬＥＴＥ、ＦＩＦＯ ＴＲＡＮＳＭＩＴ Ｆ
ＡＩＬＵＲＥ等が含まれる。内部割込みの例には、内部タイマ等が含まれる。
スレッド・コンテキスト・ロケータ１２０とポインタ・レジスタ１２２を含み、
かつキャッシュ・マネジャー１２４を含むことを選択できる。スレッド・コンテ
キスト・ロケータ１２０は、外部割込みおよび内部割込みに関連付けられている
メモリ位置を識別するアドレスを生成する。任意の割込みに応答して、スレッド
・コンテキスト・ロケータは、スレッド・コンテキスト・ポインタＰｔｒ ＴＣ
１、Ｐｔｒ ＴＣ２、Ｐｔｒ ＴＣ３、．．．Ｐｔｒ ＴＣｎの関連付けられて
いる１つが保存されているメモリ２０の所定の位置を特定するアドレスを生成す
る。その後で、プロセッサは、スレッド・コンテキスト位置をこのメモリ位置か
らポインタ・レジスタ１２２に読み込む。外部割込みの例には、ＦＩＦＯ ＴＲ
ＡＮＳＭＩＴ ＣＯＭＰＬＥＴＥ、ＦＩＦＯ ＤＡＴＡ ＲＥＣＥＩＶＥＤ、Ｄ
ＭＡ ＴＲＡＮＳＦＥＲ ＣＯＭＰＬＥＴＥ、ＦＩＦＯ ＴＲＡＮＳＭＩＴ Ｆ
ＡＩＬＵＲＥ等が含まれる。内部割込みの例には、内部タイマ等が含まれる。
【００１６】 好ましくは、スレッド・コンテキスト・ロケータは、プログラム可能なルック
アップ・テーブルまたは符号器などのアドレスを発生するための専用の優先順位
感知ハードウェアを備えており、両者ともこの技術で周知である。両者ともアド
レッシングの速さを最速化し、かつ、より低い優先順位の割込みより先により高
い優先順位の割込みの処理を可能にする。
アップ・テーブルまたは符号器などのアドレスを発生するための専用の優先順位
感知ハードウェアを備えており、両者ともこの技術で周知である。両者ともアド
レッシングの速さを最速化し、かつ、より低い優先順位の割込みより先により高
い優先順位の割込みの処理を可能にする。
【００１７】 コンテキスト・レジスタ・セット１４は、現在プロセッサにより実行されてい
るスレッドのコンテキストを含む複数のレジスタを備えている。好適な実施例で
は、レジスタ・セット１４は、以下を含んでいる。
るスレッドのコンテキストを含む複数のレジスタを備えている。好適な実施例で
は、レジスタ・セット１４は、以下を含んでいる。
【００１８】 ・ 現在プロセッサにより実行されているスレッドのためのコンテキストのメモ
リ・アドレスを保存するためのレジスタＰＴＲ ＴＣ。
リ・アドレスを保存するためのレジスタＰＴＲ ＴＣ。
【００１９】 ・ 先に（previously）プロセッサにより実行されたスレッドのためのコンテキ
ストのメモリ・アドレスを保存するためのレジスタＰＲＥＶ ＰＴＲ ＴＣ。
ストのメモリ・アドレスを保存するためのレジスタＰＲＥＶ ＰＴＲ ＴＣ。
【００２０】 ・ メモリ２０に保存されているスレッド・コンテキスト・ポインタにより特定
されないことがあるスレッド・コンテキストの位置を特定するために用いられる
レジスタＰ０。
されないことがあるスレッド・コンテキストの位置を特定するために用いられる
レジスタＰ０。
【００２１】 ・ メモリ２０内で次にアクセスすべき命令のアドレスを特定するために、継続
的に更新するプログラム・カウンタ・レジスタＰＣ。
的に更新するプログラム・カウンタ・レジスタＰＣ。
【００２２】 ・ １つまたは複数の汎用レジスタ（図示せず）。
【００２３】 ・ メモリ２０から読み出され、又は、算術論理装置１８で発生するデータを含
むための１つまたは複数のデータ・レジスタ（図示せず）。
むための１つまたは複数のデータ・レジスタ（図示せず）。
【００２４】 命令復号器１６は、メモリ２０から読出された命令を、算術論理装置１８によ
って処理すべきより低いレベルのオペレーション・コードに変換するための、シ
ーケンサまたはマイクロシーケンサなどの、従来のハードウェア部品である。算
術論理装置も従来のハードウェア部品である。
って処理すべきより低いレベルのオペレーション・コードに変換するための、シ
ーケンサまたはマイクロシーケンサなどの、従来のハードウェア部品である。算
術論理装置も従来のハードウェア部品である。
【００２５】 図２は、順次発生する、複数の割込み例とコンテキスト変更のための複数の命
令の例との制御の下にあるプロセッサ１０の動作を示す。ボックス４０はそれら
の割込みおよびコンテキスト変更命令が起きるにつれてのプロセッサ内の事象列
を表す。表されているコンテキスト変更命令の例（ＲＥＳＴＯＲＥ ＰＲＥＶ
ＴＣ、ＳＷＩＴＣＨ Ｐ０ ＴＯ ＴＣ、ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ、
ＳＷＩＴＣＨ ＴＯ ＰＲＥＶ ＴＣ、及び、Ｓ／Ｗ ＩＮＴＥＲＲＵＰＴ）が
コンテキスト・レジスタ・セット１４における変更を行う。これについては後で
詳しく説明する。
令の例との制御の下にあるプロセッサ１０の動作を示す。ボックス４０はそれら
の割込みおよびコンテキスト変更命令が起きるにつれてのプロセッサ内の事象列
を表す。表されているコンテキスト変更命令の例（ＲＥＳＴＯＲＥ ＰＲＥＶ
ＴＣ、ＳＷＩＴＣＨ Ｐ０ ＴＯ ＴＣ、ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ、
ＳＷＩＴＣＨ ＴＯ ＰＲＥＶ ＴＣ、及び、Ｓ／Ｗ ＩＮＴＥＲＲＵＰＴ）が
コンテキスト・レジスタ・セット１４における変更を行う。これについては後で
詳しく説明する。
【００２６】 ボックス２０′は、特定のポインタと、それらのポインタによって位置付けさ
れたスレッド・コンテキストと、シーケンス４０において発生する命令ＳＷＩＴ
ＣＨ ＴＯ Ｐ０ ＴＣ及びＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣにより位置決め
されたスレッド・コンテキストとを、含んでいる、メモリ２０内の位置を表して
いる。この特定の例では、メモリ位置２０′は、以下を含んでいる。
れたスレッド・コンテキストと、シーケンス４０において発生する命令ＳＷＩＴ
ＣＨ ＴＯ Ｐ０ ＴＣ及びＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣにより位置決め
されたスレッド・コンテキストとを、含んでいる、メモリ２０内の位置を表して
いる。この特定の例では、メモリ位置２０′は、以下を含んでいる。
【００２７】 ・ 割込みＩＮＴ １に応答してプロセッサにより読出され、かつ関連させられ
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆのメモリ位置
を含むポインタＰｔｒ ＴＣ ＩＮＴ １。
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆのメモリ位置
を含むポインタＰｔｒ ＴＣ ＩＮＴ １。
【００２８】 ・ 割込みＥＸＴ １に応答してプロセッサにより読出され、かつ関連させられ
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ １。
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ １。
【００２９】 ・ 割込みＥＸＴ ２に応答してプロセッサにより読出され、かつ関連させられ
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ ２。
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ ２。
【００３０】 ・ 割込みＥＸＴ ３に応答してプロセッサにより読出され、かつ関連させられ
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｃのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ ３。
ているスレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｃのメモリ位置
を含むポインタＰｔｒ ＴＣ ＥＸＴ ３。
【００３１】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａ。
【００３２】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂ。
【００３３】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｃ。
【００３４】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄ。
【００３５】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｅ。
【００３６】 ・ スレッド・コンテキストＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆ。
【００３７】 この実施例では、命令ＲＥＳＴＯＲＥ ＰＲＥＶ ＴＣ、ＳＷＩＴＣＨ ＴＯ
Ｐ０ ＴＣ、ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ、ＳＷＩＴＣＨ ＴＯ ＰＲ
ＥＶ ＴＣおよびＳ／Ｗ ＩＮＴＥＲＲＵＰＴは、メモリ２０に含まれており、
それらのメモリ位置がプログラム・カウンタ・レジスタＰＣにより特定されるた
びに、これらの命令が命令復号器１６に読み込まれる。
Ｐ０ ＴＣ、ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ、ＳＷＩＴＣＨ ＴＯ ＰＲ
ＥＶ ＴＣおよびＳ／Ｗ ＩＮＴＥＲＲＵＰＴは、メモリ２０に含まれており、
それらのメモリ位置がプログラム・カウンタ・レジスタＰＣにより特定されるた
びに、これらの命令が命令復号器１６に読み込まれる。
【００３８】 図２に示されているシーケンスは時刻ｔ０で始まる。その時にはプロセッサ１
０は、コンテキスト・レジスタ・セットに含まれているＴＨＲＥＡＤ ＣＯＮＴ
ＥＸＴ Ａにより表されているスレッドＡを実行している。簡単にするために、
各割込みは可能にされていて、それが発生されると直ちに実行されると仮定する
ことにする。
０は、コンテキスト・レジスタ・セットに含まれているＴＨＲＥＡＤ ＣＯＮＴ
ＥＸＴ Ａにより表されているスレッドＡを実行している。簡単にするために、
各割込みは可能にされていて、それが発生されると直ちに実行されると仮定する
ことにする。
【００３９】 時刻ｔ１では、プロセッサ１０は、バス３０内の割込みラインの１つを介して
外部割込みＥＸＴ ２を受ける。この割込みに応答して、プロセッサは、以下の
処理を行う。
外部割込みＥＸＴ ２を受ける。この割込みに応答して、プロセッサは、以下の
処理を行う。
【００４０】 ・ コンテキスト・レジスタ・セット１４に現在含まれているスレッド・コンテ
キスト、すなわち、スレッドＡに対するコンテキスト（ＴＨＲＥＡＤ ＣＯＮＴ
ＥＸＴ Ａ）を、コンテキスト・レジスタ・セット１４内のＰＴＲ ＴＣレジス
タに含まれている現在のスレッド・コンテキスト・アドレスにより特定されてい
るメモリ位置に読み込む。
キスト、すなわち、スレッドＡに対するコンテキスト（ＴＨＲＥＡＤ ＣＯＮＴ
ＥＸＴ Ａ）を、コンテキスト・レジスタ・セット１４内のＰＴＲ ＴＣレジス
タに含まれている現在のスレッド・コンテキスト・アドレスにより特定されてい
るメモリ位置に読み込む。
【００４１】 ・ レジスタＰＴＲ ＴＣに現在含まれているアドレスをレジスタＰＲＥＶ Ｐ
ＴＲ ＴＣに読み込む。
ＴＲ ＴＣに読み込む。
【００４２】 ・ 外部割込みＥＸＴ ２に関連付けられているメモリ位置、すなわち、ポイン
タＰｔｒ ＴＣ ＥＸＴ ２が保存されているメモリ位置、を特定するアドレス
を、スレッド・コンテキスト・ロケータ１２０に発生させる。
タＰｔｒ ＴＣ ＥＸＴ ２が保存されているメモリ位置、を特定するアドレス
を、スレッド・コンテキスト・ロケータ１２０に発生させる。
【００４３】 ・ ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂのメモリ位置を特定しているポインタＰ
ｔｒ ＴＣ ＥＸＴ ２を、ポインタ・レジスタ１２２に読み込む。
ｔｒ ＴＣ ＥＸＴ ２を、ポインタ・レジスタ１２２に読み込む。
【００４４】 ・ このスレッド・コンテキストをコンテキスト・レジスタ・セット１４に読み
込み、スレッドＢの実行を開始する。
込み、スレッドＢの実行を開始する。
【００４５】 時刻ｔ２では、プロセッサ１０は、スレッドＢ内の最後の命令として、命令Ｒ
ＥＳＴＯＲＥ ＰＲＥＶ ＴＣに出くわす。この命令の実行において、プロセッ
サは次の処理を実行する。
ＥＳＴＯＲＥ ＰＲＥＶ ＴＣに出くわす。この命令の実行において、プロセッ
サは次の処理を実行する。
【００４６】 ・ ＰＲＥＶ ＰＴＲ ＴＣレジスタからのアドレスをポインタ・レジスタ１２
２に読み込む。
２に読み込む。
【００４７】 ・ 所望により、ＰＴＲ ＴＣレジスタからのアドレスをＰＲＥＶ ＰＴＲ Ｔ
Ｃレジスタに読み込む。
Ｃレジスタに読み込む。
【００４８】 ・ ポインタ・レジスタ１２２によって特定されたメモリ２０′位置からのスレ
ッド・コンテキストＡを、コンテキスト・レジスタ・セット１４に読み込み、ス
レッドＡの実行を再び開始する。
ッド・コンテキストＡを、コンテキスト・レジスタ・セット１４に読み込み、ス
レッドＡの実行を再び開始する。
【００４９】 時刻ｔ３では、スレッドＡを実行している間に、プロセッサは、プログラム・
カウンタ・レジスタＰＣにより特定されたメモリ２０′内のそれぞれの位置から
命令ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣを読出す。この命令は１つのスレッドから
、メモリ２０′に予め保存されているスレッド・コンテキスト・ポインタＰｔｒ
ＴＣ ＥＸＴ１、Ｐｔｒ ＴＣ ＥＸＴ２または、Ｐｔｒ ＴＣ ＥＸＴ３の
いずれによっても特定されないことがある別のスレッドへの切換えを可能にする
ために与えられる。この切換えを容易にするために、ＳＷＩＴＣＨ ＴＯ Ｐ０
ＴＣ命令に先行する命令の１つが、切換えるべきスレッドのためのコンテキス
トの位置を特定するアドレスを、コンテキスト・レジスタ・セット内のＰ０レジ
スタに予め保持する。この例では、切換えは、現在のスレッドＡからメモリ２０
′内のどこかに配置されているスレッドＤへである。この命令の実行においては
、プロセッサは、以下の処理を実行する。
カウンタ・レジスタＰＣにより特定されたメモリ２０′内のそれぞれの位置から
命令ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣを読出す。この命令は１つのスレッドから
、メモリ２０′に予め保存されているスレッド・コンテキスト・ポインタＰｔｒ
ＴＣ ＥＸＴ１、Ｐｔｒ ＴＣ ＥＸＴ２または、Ｐｔｒ ＴＣ ＥＸＴ３の
いずれによっても特定されないことがある別のスレッドへの切換えを可能にする
ために与えられる。この切換えを容易にするために、ＳＷＩＴＣＨ ＴＯ Ｐ０
ＴＣ命令に先行する命令の１つが、切換えるべきスレッドのためのコンテキス
トの位置を特定するアドレスを、コンテキスト・レジスタ・セット内のＰ０レジ
スタに予め保持する。この例では、切換えは、現在のスレッドＡからメモリ２０
′内のどこかに配置されているスレッドＤへである。この命令の実行においては
、プロセッサは、以下の処理を実行する。
【００５０】 ・ ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａを、コンテキスト・レジスタ・セット１
４内のレジスタＰＴＲ ＴＣに含まれている現在のスレッド・コンテキスト・ア
ドレスによって特定されているメモリ位置に読み込む。
４内のレジスタＰＴＲ ＴＣに含まれている現在のスレッド・コンテキスト・ア
ドレスによって特定されているメモリ位置に読み込む。
【００５１】 ・ レジスタＰＴＲ ＴＣに現在含まれているアドレスをレジスタＰＲＥＶ Ｐ
ＴＲ ＴＣに読み込む。
ＴＲ ＴＣに読み込む。
【００５２】 ・ Ｐ０レジスタからのアドレスをポインタ・レジスタ１２２に読み込む、 ・ ポインタ・レジスタ１２２により特定されているメモリ２０′内の位置から
のスレッド・コンテキスト（ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄ）を、コンテキ
スト・レジスタ・セット１４に読み込む。
のスレッド・コンテキスト（ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄ）を、コンテキ
スト・レジスタ・セット１４に読み込む。
【００５３】 ・ スレッドＤの実行を開始する。
【００５４】 時刻ｔ４では、スレッドＤの実行中にメモリ２０′から読出された命令に応答
して、プロセッサ１０は命令ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣをメモリ２０′
内のそれぞれの位置から読出すことによってその命令を実行する。命令ＲＥＳＴ
ＯＲＥ ＦＭ Ｐ０ ＴＣは、命令ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣに類似する
が、コンテキスト・レジスタ・セット１４に現在のコンテキストを保存すること
なくスレッドのコンテキストを読出す。この命令の実行を容易にするために、Ｒ
ＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ命令に先行する命令の１つが、復帰すべきスレ
ッドに対するコンテキストの位置を特定するアドレスをＰ０レジスタに予め保存
する。この例では、プロセッサは、以下の処理によりスレッドＥを復帰する。
して、プロセッサ１０は命令ＲＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣをメモリ２０′
内のそれぞれの位置から読出すことによってその命令を実行する。命令ＲＥＳＴ
ＯＲＥ ＦＭ Ｐ０ ＴＣは、命令ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣに類似する
が、コンテキスト・レジスタ・セット１４に現在のコンテキストを保存すること
なくスレッドのコンテキストを読出す。この命令の実行を容易にするために、Ｒ
ＥＳＴＯＲＥ ＦＭ Ｐ０ ＴＣ命令に先行する命令の１つが、復帰すべきスレ
ッドに対するコンテキストの位置を特定するアドレスをＰ０レジスタに予め保存
する。この例では、プロセッサは、以下の処理によりスレッドＥを復帰する。
【００５５】 ・ Ｐ０レジスタからのＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｅに対するアドレスを
ポインタ・レジスタに読み込む。
ポインタ・レジスタに読み込む。
【００５６】 ・ 所望により、ＰＴＲ ＴＣレジスタからのアドレスを、ＰＲＥＶ ＰＴＲ
ＴＣレジスタに読み込む。
ＴＣレジスタに読み込む。
【００５７】 ・ メモリ２０′からのＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｅを、コンテキスト・
レジスタ・セットに読み込む。
レジスタ・セットに読み込む。
【００５８】 時刻ｔ５では、スレッドＥの実行中に、プロセッサは、プログラム・カウンタ
・レジスタＰＣにより特定されているメモリ２０′内のそれぞれの位置から命令
ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣを読み出す。この命令は、現在実行中のスレッ
ドから、先に実行されていたスレッドへの切換えを可能にするために与えられる
。この例では、切換えは現在のスレッドＥからスレッドＤへである。この命令の
実行に際しては、プロセッサは、以下の処理を行う。
・レジスタＰＣにより特定されているメモリ２０′内のそれぞれの位置から命令
ＳＷＩＴＣＨ ＴＯ Ｐ０ ＴＣを読み出す。この命令は、現在実行中のスレッ
ドから、先に実行されていたスレッドへの切換えを可能にするために与えられる
。この例では、切換えは現在のスレッドＥからスレッドＤへである。この命令の
実行に際しては、プロセッサは、以下の処理を行う。
【００５９】 ・ ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｅを、コンテキスト・レジスタ・セット１
４内のレジスタＰＴＲ ＴＣに含まれている現在のスレッド・コンテキスト・ア
ドレスによって特定されるメモリ２０′内のメモリ位置に読み込む。
４内のレジスタＰＴＲ ＴＣに含まれている現在のスレッド・コンテキスト・ア
ドレスによって特定されるメモリ２０′内のメモリ位置に読み込む。
【００６０】 ・ ＰＲＥＶ ＰＴＲ ＴＣレジスタからのアドレスを、ポインタレジスタ１２
２に読み込む。
２に読み込む。
【００６１】 ・ レジスタＰＴＲ ＴＣ内に含まれている現在のアドレスを、レジスタＰＲＥ
Ｖ ＰＴＲ ＴＣに読み込む、 ・ ポインタ・レジスタ１２２により特定されているメモリ２０′の位置からの
スレッド・コンテキストＦを、コンテキスト・レジスタ・セット１４に読み込み
、スレッドＤの実行を再び開始する。
Ｖ ＰＴＲ ＴＣに読み込む、 ・ ポインタ・レジスタ１２２により特定されているメモリ２０′の位置からの
スレッド・コンテキストＦを、コンテキスト・レジスタ・セット１４に読み込み
、スレッドＤの実行を再び開始する。
【００６２】 時刻ｔ６では、スレッドＤの実行中に、プロセッサは、プログラム・カウンタ
・レジスタＰＣにより特定されているメモリ２０′内のそれぞれの位置から命令
Ｓ／Ｗ ＩＮＴＥＲＲＵＰＴを読出す。この命令は、ハードウェア割込みのソフ
トウエア・エミュレーションを可能にするために与えられる。この例では、その
命令は、割込みＩＮＴ １をエミュレートする。この命令に応答して、プロセッ
サは、ハードウェア割込みＩＮＴ １を受けた時と同じように応答する。すなわ
ち、プロセッサは、以下の処理を行う。
・レジスタＰＣにより特定されているメモリ２０′内のそれぞれの位置から命令
Ｓ／Ｗ ＩＮＴＥＲＲＵＰＴを読出す。この命令は、ハードウェア割込みのソフ
トウエア・エミュレーションを可能にするために与えられる。この例では、その
命令は、割込みＩＮＴ １をエミュレートする。この命令に応答して、プロセッ
サは、ハードウェア割込みＩＮＴ １を受けた時と同じように応答する。すなわ
ち、プロセッサは、以下の処理を行う。
【００６３】 ・ コンテキスト・レジスタ・セット１４からの現在実行中のＴＨＲＥＡＤ Ｃ
ＯＮＴＥＸＴ Ｄを、レジスタＰＴＲ ＴＣに含まれているアドレスによって特
定されているメモリ位置に読み込む。
ＯＮＴＥＸＴ Ｄを、レジスタＰＴＲ ＴＣに含まれているアドレスによって特
定されているメモリ位置に読み込む。
【００６４】 ・ レジスタＰＴＲ ＴＣに現在含まれているアドレスを、レジスタＰＲＥＶ
ＰＴＲ ＴＣに読み込む。
ＰＴＲ ＴＣに読み込む。
【００６５】 ・ 割込みＩＮＴ １に関連付けられているメモリ位置、すなわち、ポインタＰ
ｔｒ ＴＣ ＩＮＴ １が保存されているメモリ位置、を特定するアドレスをス
レッド・コンテキスト・ロケータ１２０に発生させる。
ｔｒ ＴＣ ＩＮＴ １が保存されているメモリ位置、を特定するアドレスをス
レッド・コンテキスト・ロケータ１２０に発生させる。
【００６６】 ・ ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆのメモリ位置を特定している、ポインタ
Ｐｔｒ ＴＣ ＩＮＴ １を、ポインタ・レジスタ１２２に読み込む。
Ｐｔｒ ＴＣ ＩＮＴ １を、ポインタ・レジスタ１２２に読み込む。
【００６７】 ・ このスレッド・コンテキストを、コンテキスト・レジスタ・セット１４に読
み込み、スレッドＦの実行を開始する。
み込み、スレッドＦの実行を開始する。
【００６８】 これまで説明してきたように、プロセッサは単一のコンテキスト・レジスタ・
セット１４に含まれているコンテキストを迅速に変更する性能を有する。しかし
、コンテキストを変更する速さを増すために、プロセッサは複数のコンテキスト
・レジスタ・セットを有することが好ましい。その場合には、コンテキスト・キ
ャッシュ・マネジャー１２４をプロセッサに含めることを選択できる。
セット１４に含まれているコンテキストを迅速に変更する性能を有する。しかし
、コンテキストを変更する速さを増すために、プロセッサは複数のコンテキスト
・レジスタ・セットを有することが好ましい。その場合には、コンテキスト・キ
ャッシュ・マネジャー１２４をプロセッサに含めることを選択できる。
【００６９】 最速化を達成するために、プロセッサにより実行されるべき種々のスレッドの
数と同数のコンテキスト・レジスタ・セットが、キャッシュにある。しかし、そ
のような高速があらゆるスレッドに対して不要である場合には、キャッシュ・メ
モリ空間の使用が非効率的である。本発明の他の特徴によれば、スレッドより少
ない数のコンテキスト・レジスタ・セットを有する。しかし、優先順位がより低
いスレッドよりも、優先順位がより高いスレッドの方に、スレッド当りに、より
多くのレジスタ・セットを使用できるようにすることによって、最適な効率が達
成される。図３および図４はそのような優先順位付けの２つの例を示す。
数と同数のコンテキスト・レジスタ・セットが、キャッシュにある。しかし、そ
のような高速があらゆるスレッドに対して不要である場合には、キャッシュ・メ
モリ空間の使用が非効率的である。本発明の他の特徴によれば、スレッドより少
ない数のコンテキスト・レジスタ・セットを有する。しかし、優先順位がより低
いスレッドよりも、優先順位がより高いスレッドの方に、スレッド当りに、より
多くのレジスタ・セットを使用できるようにすることによって、最適な効率が達
成される。図３および図４はそのような優先順位付けの２つの例を示す。
【００７０】 図３は、キャッシュメモリ内に配置されて、キャッシュ・マネジャー１２４の
制御の下にある４つのコンテキスト・レジスタ・セット（Ｉ、ＩＩ、ＩＩＩ、Ｉ
Ｖ）を用いることによって、８つのスレッド（スレッドＡ、Ｂ、．．．Ｈ）を実
行するように構成されている装置におけるスレッド処理を表す。各コンテキスト
・レジスタ・セットは図１に示されているそれに類似するが、８つのスレッドの
おのおののコンテキストに含まれている優先順位コードｐを保持するレジスタを
更に含む。この例では、 ・ 高い優先順位（ｐ＝１）のスレッドまたは低い優先順位（ｐ＝０）のスレッ
ドを指示するために単一のビットが用いられる、 ・ スレッドＡ、Ｂ、Ｃは高い優先順位のスレッドとして指定されている、 ・ スレッドＤ、Ｅ、Ｆ、Ｇ、Ｈは低い優先順位のスレッドとして指定されてい
る。
制御の下にある４つのコンテキスト・レジスタ・セット（Ｉ、ＩＩ、ＩＩＩ、Ｉ
Ｖ）を用いることによって、８つのスレッド（スレッドＡ、Ｂ、．．．Ｈ）を実
行するように構成されている装置におけるスレッド処理を表す。各コンテキスト
・レジスタ・セットは図１に示されているそれに類似するが、８つのスレッドの
おのおののコンテキストに含まれている優先順位コードｐを保持するレジスタを
更に含む。この例では、 ・ 高い優先順位（ｐ＝１）のスレッドまたは低い優先順位（ｐ＝０）のスレッ
ドを指示するために単一のビットが用いられる、 ・ スレッドＡ、Ｂ、Ｃは高い優先順位のスレッドとして指定されている、 ・ スレッドＤ、Ｅ、Ｆ、Ｇ、Ｈは低い優先順位のスレッドとして指定されてい
る。
【００７１】 図３の例では、時刻ｔ０でプロセッサ１０は、どのスレッドも実行しておらず
、コンテキスト・レジスタ・セットＩ、ＩＩ、ＩＩＩ、ＩＶは、それらのレジス
タの１つもスレッド・コンテキストを含んでいない状態であるリセット状態にあ
る。プロセッサはそれが次のようにして割込まれるまでアイドル状態にある。
、コンテキスト・レジスタ・セットＩ、ＩＩ、ＩＩＩ、ＩＶは、それらのレジス
タの１つもスレッド・コンテキストを含んでいない状態であるリセット状態にあ
る。プロセッサはそれが次のようにして割込まれるまでアイドル状態にある。
【００７２】 ・ 時刻ｔ１では、割込みＥＸＴ ２がバス３０を介して受けられる。プロセッ
サは（スレッド・コンテキスト・ロケータ１２０を介して）ポインタＰｔｒ Ｔ
Ｃ ＴＣ ＥＸＴ ２を、ポインタ・レジスタ１２２に読み込み、その後でＴＨ
ＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをこのポインタにより特定されている、メモリ位
置から読み出す。キャッシュ・マネジャー１２４は、このスレッド・コンテキス
トが高い優先順位のコードｐ＝１を含むことと、全部で４つのコンテキスト・レ
ジスタ・セットがフリーである（すなわち、どのコンテキストも含んでいない）
こと、を判定し、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをコンテキスト・レジスタ
・セットＩへ送る。（この例では、キャッシュ・マネジャーは最初のフリーなレ
ジスタ・セットを数値的に常に選択するが、これは、ランダムに含んでいる、任
意のシーケンスにおいて行うことができる。）コンテキスト・レジスタ・セット
Ｉは今はアクティブとなり、プロセッサがスレッドＢを実行するにつれて連続的
に更新される。
サは（スレッド・コンテキスト・ロケータ１２０を介して）ポインタＰｔｒ Ｔ
Ｃ ＴＣ ＥＸＴ ２を、ポインタ・レジスタ１２２に読み込み、その後でＴＨ
ＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをこのポインタにより特定されている、メモリ位
置から読み出す。キャッシュ・マネジャー１２４は、このスレッド・コンテキス
トが高い優先順位のコードｐ＝１を含むことと、全部で４つのコンテキスト・レ
ジスタ・セットがフリーである（すなわち、どのコンテキストも含んでいない）
こと、を判定し、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをコンテキスト・レジスタ
・セットＩへ送る。（この例では、キャッシュ・マネジャーは最初のフリーなレ
ジスタ・セットを数値的に常に選択するが、これは、ランダムに含んでいる、任
意のシーケンスにおいて行うことができる。）コンテキスト・レジスタ・セット
Ｉは今はアクティブとなり、プロセッサがスレッドＢを実行するにつれて連続的
に更新される。
【００７３】 ・ 時刻ｔ２では、プロセッサ内のタイマから割込みＩＮＴ １が受信される。
プロセッサは、ポインタＰｔｒ ＴＣ ＩＮＴ １を、ポインタ・レジスタ１２
２に読み込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆを、このポインタに
より特定されているメモリ位置から読み出す。キャッシュ・マネジャーは、この
スレッド・コンテキストが低い優先順位のコードｐ＝０を含んでいることと、ど
のコンテキスト・レジスタ・セットも低い優先順位のコンテキストを含んでいな
いことと、コンテキスト・レジスタ・セットＩＩ、ＩＩＩ、ＩＶはフリーである
こと、を判定し、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆをコンテキスト・レジスタ
・セットＩＩへ送る。（あるいは、コンテキスト・レジスタ・セットの特定の１
つを低い優先順位のスレッド・コンテキストのために保留できる。これによって
、コンテキスト・レジスタ・セットのいずれも低い優先順位のスレッド・コンテ
キストのいずれも含んでいない、という判定ステップが無くされる。）コンテキ
スト・レジスタ・セットＩＩはアクティブとなり、プロセッサはスレッドＦの実
行を開始する。
プロセッサは、ポインタＰｔｒ ＴＣ ＩＮＴ １を、ポインタ・レジスタ１２
２に読み込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆを、このポインタに
より特定されているメモリ位置から読み出す。キャッシュ・マネジャーは、この
スレッド・コンテキストが低い優先順位のコードｐ＝０を含んでいることと、ど
のコンテキスト・レジスタ・セットも低い優先順位のコンテキストを含んでいな
いことと、コンテキスト・レジスタ・セットＩＩ、ＩＩＩ、ＩＶはフリーである
こと、を判定し、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆをコンテキスト・レジスタ
・セットＩＩへ送る。（あるいは、コンテキスト・レジスタ・セットの特定の１
つを低い優先順位のスレッド・コンテキストのために保留できる。これによって
、コンテキスト・レジスタ・セットのいずれも低い優先順位のスレッド・コンテ
キストのいずれも含んでいない、という判定ステップが無くされる。）コンテキ
スト・レジスタ・セットＩＩはアクティブとなり、プロセッサはスレッドＦの実
行を開始する。
【００７４】 ・ 時刻ｔ３では、割込みＥＸＴ １がバス３０を介して受信される。プロセッ
サは、ポインタＰｔｒ ＴＣ ＥＸＴ １をポインタ・レジスタ１２２に読み込
み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａをこのポインタにより特定され
ているメモリ位置から読み出す。キャッシュ・マネジャー１２４は、このスレッ
ド・コンテキストが高い優先順位のコードｐ＝１を含んでいることと、コンテキ
スト・レジスタ・セットＩＩＩとＩＶがフリーであることと、を判定し、ＴＨＲ
ＥＡＤ ＣＯＮＴＥＸＴ Ａをコンテキスト・レジスタ・セットＩＩＩへ送る。
このレジスタ・セットはアクティブとなり、プロセッサはスレッドＡの実行を開
始する。
サは、ポインタＰｔｒ ＴＣ ＥＸＴ １をポインタ・レジスタ１２２に読み込
み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ａをこのポインタにより特定され
ているメモリ位置から読み出す。キャッシュ・マネジャー１２４は、このスレッ
ド・コンテキストが高い優先順位のコードｐ＝１を含んでいることと、コンテキ
スト・レジスタ・セットＩＩＩとＩＶがフリーであることと、を判定し、ＴＨＲ
ＥＡＤ ＣＯＮＴＥＸＴ Ａをコンテキスト・レジスタ・セットＩＩＩへ送る。
このレジスタ・セットはアクティブとなり、プロセッサはスレッドＡの実行を開
始する。
【００７５】 ・ 時刻ｔ４では、スレッドＡの実行中に、プロセッサは命令ＳＷＩＴＣＨ Ｔ
Ｏ Ｐ０ ＴＣを、現在コンテキスト・レジスタ・セットＩＩＩにあるプログラ
ム・カウンタ・レジスタＰＣによって特定されているメモリ２０′内のそれぞれ
の位置から読出す。（この例では、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｇのメモリ
位置に対するアドレスがコンテキスト・レジスタ・セットＩＩＩのＰ０レジスタ
に予め保持される。また、スレッドＧ内に含まれている、優先順位コードｐ＝０
によってキャッシュ・マネジャーが、このスレッド・コンテキストをコンテキス
ト・レジスタ・セットＩＩに読み込むべきであることを決定可能にされる。）こ
の命令の実行においてはプロセッサは、コンテキスト・レジスタ・セットが１つ
だけ存在する場合におけるように、次のように処理する。
Ｏ Ｐ０ ＴＣを、現在コンテキスト・レジスタ・セットＩＩＩにあるプログラ
ム・カウンタ・レジスタＰＣによって特定されているメモリ２０′内のそれぞれ
の位置から読出す。（この例では、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｇのメモリ
位置に対するアドレスがコンテキスト・レジスタ・セットＩＩＩのＰ０レジスタ
に予め保持される。また、スレッドＧ内に含まれている、優先順位コードｐ＝０
によってキャッシュ・マネジャーが、このスレッド・コンテキストをコンテキス
ト・レジスタ・セットＩＩに読み込むべきであることを決定可能にされる。）こ
の命令の実行においてはプロセッサは、コンテキスト・レジスタ・セットが１つ
だけ存在する場合におけるように、次のように処理する。
【００７６】 ・ コンテキスト・レジスタ・セットＩＩ内のレジスタＰＴＲ ＴＣに含まれて
いる現在のスレッド・コンテキスト・アドレスにより特定されているメモリ位置
にＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆを読み込み、コンテキスト・レジスタ・セ
ットＩＩＩ内のレジスタＰＴＲ ＴＣに現在含まれているアドレスをレジスタＰ
ＲＥＶ ＰＴＲ ＴＣに読み込む。
いる現在のスレッド・コンテキスト・アドレスにより特定されているメモリ位置
にＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｆを読み込み、コンテキスト・レジスタ・セ
ットＩＩＩ内のレジスタＰＴＲ ＴＣに現在含まれているアドレスをレジスタＰ
ＲＥＶ ＰＴＲ ＴＣに読み込む。
【００７７】 ・ コンテキスト・レジスタ・セットＩＩＩのＰ０レジスタからのＴＨＲＥＡＤ
ＣＯＮＴＥＸＴ Ｇのアドレスを、ポインタ・レジスタ１２２に読み込む。
ＣＯＮＴＥＸＴ Ｇのアドレスを、ポインタ・レジスタ１２２に読み込む。
【００７８】 ・ ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｇをコンテキスト・レジスタ・セットＩＩ
に読み込む。レジスタ・セットＩＩは今はアクティブとなり、プロセッサはスレ
ッドＧの実行を開始する。
に読み込む。レジスタ・セットＩＩは今はアクティブとなり、プロセッサはスレ
ッドＧの実行を開始する。
【００７９】 ・ 時刻ｔ５では、割込みＥＸＴ ３がバス３０を介して受信される。プロセッ
サはポインタＰｔｒ ＴＣ ＥＸＴ３をポインタ・レジスタ１２２に読み込み、
その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｃをこのポインタにより特定されてい
るメモリ位置から読出す。キャッシュ・マネジャー１２４は、このスレッド・コ
ンテキストが高い優先順位のコードｐ＝１を含んでいることと、コンテキスト・
レジスタ・セットＩＶのみがフリーであることと、を判定し、ＴＨＲＥＡＤ Ｃ
ＯＮＴＥＸＴ Ｃをコンテキスト・レジスタ・セットＩＶへ送る。このレジスタ
・セットはアクティブとなり、プロセッサはスレッドＣの実行を開始する。
サはポインタＰｔｒ ＴＣ ＥＸＴ３をポインタ・レジスタ１２２に読み込み、
その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｃをこのポインタにより特定されてい
るメモリ位置から読出す。キャッシュ・マネジャー１２４は、このスレッド・コ
ンテキストが高い優先順位のコードｐ＝１を含んでいることと、コンテキスト・
レジスタ・セットＩＶのみがフリーであることと、を判定し、ＴＨＲＥＡＤ Ｃ
ＯＮＴＥＸＴ Ｃをコンテキスト・レジスタ・セットＩＶへ送る。このレジスタ
・セットはアクティブとなり、プロセッサはスレッドＣの実行を開始する。
【００８０】 この時刻から、スレッド・コンテキストＡ、Ｂ、Ｃのそれぞれは、それぞれの
コンテキスト・レジスタ・セットＩＩＩ、Ｉ、ＩＶに保持され、それらのスレッ
ドのそれぞれは、それぞれのレジスタ・セットをアクティブにするだけで実行で
きる。スレッドＤ、Ｅ、Ｆ、Ｇ、Ｈのいずれかの実行にはそれぞれのスレッド・
コンテキストをコンテキスト・レジスタ・セットＩＩにロードすることを要する
。
コンテキスト・レジスタ・セットＩＩＩ、Ｉ、ＩＶに保持され、それらのスレッ
ドのそれぞれは、それぞれのレジスタ・セットをアクティブにするだけで実行で
きる。スレッドＤ、Ｅ、Ｆ、Ｇ、Ｈのいずれかの実行にはそれぞれのスレッド・
コンテキストをコンテキスト・レジスタ・セットＩＩにロードすることを要する
。
【００８１】 このように、高い優先順位のスレッドの数と少なくとも同数の専用の高い優先
順位のコンテキスト・レジスタ・セット（たとえば、図３に表されている）で動
作するように構成されている装置では、それらのレジスタ・セットにそれぞれの
コンテキストがひとたびロードされると、それらとメモリ２０の間でコンテキス
トを再び転送するいかなる必要も決してない。したがって、そのような転送に付
随する遅延が避けられる。逆に、低い優先順位のスレッドに対してコンテキスト
・レジスタ・セットが１つだけ設けられたとすると、それらのスレッドに対する
コンテキストを、プロセッサがそれらのうちの異なる１つに変更するたびに単一
のレジスタ・セットへ転送しなければならない。
順位のコンテキスト・レジスタ・セット（たとえば、図３に表されている）で動
作するように構成されている装置では、それらのレジスタ・セットにそれぞれの
コンテキストがひとたびロードされると、それらとメモリ２０の間でコンテキス
トを再び転送するいかなる必要も決してない。したがって、そのような転送に付
随する遅延が避けられる。逆に、低い優先順位のスレッドに対してコンテキスト
・レジスタ・セットが１つだけ設けられたとすると、それらのスレッドに対する
コンテキストを、プロセッサがそれらのうちの異なる１つに変更するたびに単一
のレジスタ・セットへ転送しなければならない。
【００８２】 図４は、２つの優先レベルで動作する別のシステム構成にけるスレッド処理の
例を表す。第１のレベルでは、図３の例におけるように、スレッド当りより多く
のレジスタ・セットがより低い優先順位のスレッドよりも高い優先順位のスレッ
ドに対して使用できるようにされる。第１の優先レベルでは、複数の専用コンテ
キスト・レジスタ・セットを有する各スレッド優先順位コードｐに対してあふれ
優先順位アルゴリズムが利用されるが、その場合にはそれらのレジスタ・セット
の数がそれぞれの優先順位コードｐを持つスレッドの数より少ない。この例では
、再び、 ・ 高い優先順位（ｐ＝１）のスレッドまたは低い優先順位（ｐ＝０）のスレッ
ドを指示するために単一のビットが利用される、 しかし、今では ・ スレッドＡ、Ｂ、Ｃ、Ｄは高い優先順位（すなわち、ｐ＝１）とされ、 ・ 割込みＥＸＴ ４に応答してプロセッサにより読出され、かつＴＨＲＥＡＤ
ＣＯＮＴＥＸＴ Ｄのメモリ位置を有する追加のポインタＰｔｒ ＴＣ ＥＸ
Ｔ ４がメモリ２０′に保存されており、 ・ スレッドＥ、Ｆ、Ｇ、Ｈは低い優先順位（すなわち、ｐ＝０）とされる。
例を表す。第１のレベルでは、図３の例におけるように、スレッド当りより多く
のレジスタ・セットがより低い優先順位のスレッドよりも高い優先順位のスレッ
ドに対して使用できるようにされる。第１の優先レベルでは、複数の専用コンテ
キスト・レジスタ・セットを有する各スレッド優先順位コードｐに対してあふれ
優先順位アルゴリズムが利用されるが、その場合にはそれらのレジスタ・セット
の数がそれぞれの優先順位コードｐを持つスレッドの数より少ない。この例では
、再び、 ・ 高い優先順位（ｐ＝１）のスレッドまたは低い優先順位（ｐ＝０）のスレッ
ドを指示するために単一のビットが利用される、 しかし、今では ・ スレッドＡ、Ｂ、Ｃ、Ｄは高い優先順位（すなわち、ｐ＝１）とされ、 ・ 割込みＥＸＴ ４に応答してプロセッサにより読出され、かつＴＨＲＥＡＤ
ＣＯＮＴＥＸＴ Ｄのメモリ位置を有する追加のポインタＰｔｒ ＴＣ ＥＸ
Ｔ ４がメモリ２０′に保存されており、 ・ スレッドＥ、Ｆ、Ｇ、Ｈは低い優先順位（すなわち、ｐ＝０）とされる。
【００８３】 図４の例では、時刻ｔ０から時刻ｔ５まで、動作は図３について説明したもの
と同じである。しかし、その後では、第２のレベルの高い優先順位のスレッドの
数より、高い優先順位のコンテキスト・レジスタ・セットが少ないので、第２の
レベルの優先順位アルゴリズムが実行される。たとえば、高い優先順位のスレッ
ドが相互に等しくない優先順位のものであるとすると、第２のレベルの優先順位
アルゴリズムは、そのような相対的優先順位に基づくものでもよい。あるいは、
それらがすべて等しい優先順位のものであるとすると、異なるアルゴリズムを利
用してもよい。以下のアルゴリズムは、高い優先順位のスレッドによるプロセッ
サの過去の利用の履歴に基づいている。
と同じである。しかし、その後では、第２のレベルの高い優先順位のスレッドの
数より、高い優先順位のコンテキスト・レジスタ・セットが少ないので、第２の
レベルの優先順位アルゴリズムが実行される。たとえば、高い優先順位のスレッ
ドが相互に等しくない優先順位のものであるとすると、第２のレベルの優先順位
アルゴリズムは、そのような相対的優先順位に基づくものでもよい。あるいは、
それらがすべて等しい優先順位のものであるとすると、異なるアルゴリズムを利
用してもよい。以下のアルゴリズムは、高い優先順位のスレッドによるプロセッ
サの過去の利用の履歴に基づいている。
【００８４】 ・ 時刻ｔ６では、割込みＥＸＴ ４がバス３０を介して受け取られる。プロセ
ッサはポインタＰｔｒ ＴＣ ＥＸＴ ４を、ポインタ・レジスタ１２２に読み
込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄを、このポインタにより特定
されているメモリ位置から読み出す。キャッシュ・マネジャー１２４は、スレッ
ド・コンテキストが高い優先順位のコードｐ＝１を含むことと、ただしコンテキ
スト・レジスタ・セットはどれもフリーでないことと、を判定する。キャッシュ
・マネジャーは、各スレッドに対するキャッシュ・メモリを使用するための要求
の履歴をトラッキングできる。好適な実施例では、これは、各スレッドに別々の
カウンタを提供し、最初にそれらのカウンタの全てを零にリセットし、その後で
、要求が行われるたびに、 ・要求が行われたスレッドに関連付けられているカウンタのみを零にリセット
し、 ・他のスレッドに対するカウンタを増加する。
ッサはポインタＰｔｒ ＴＣ ＥＸＴ ４を、ポインタ・レジスタ１２２に読み
込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄを、このポインタにより特定
されているメモリ位置から読み出す。キャッシュ・マネジャー１２４は、スレッ
ド・コンテキストが高い優先順位のコードｐ＝１を含むことと、ただしコンテキ
スト・レジスタ・セットはどれもフリーでないことと、を判定する。キャッシュ
・マネジャーは、各スレッドに対するキャッシュ・メモリを使用するための要求
の履歴をトラッキングできる。好適な実施例では、これは、各スレッドに別々の
カウンタを提供し、最初にそれらのカウンタの全てを零にリセットし、その後で
、要求が行われるたびに、 ・要求が行われたスレッドに関連付けられているカウンタのみを零にリセット
し、 ・他のスレッドに対するカウンタを増加する。
【００８５】 それらのカウンタに保持されている履歴から、最後の要求がスレッドＢに対す
るものであったことをキャッシュ・マネジャーは判定する（割込みＥＸＴ ２が
受信され、且つ、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂが、コンテキスト・レジス
タ・セットＩに読み込まれた時刻ｔ１に、このスレッドＢは生じたものである）
。この履歴に基づいて、プロセッサはＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをメモ
リ２０′に読み込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄをコンテキス
ト・レジスタ・セットＩに読み込む。このレジスタ・セットは今はアクティブと
なり、プロセッサはスレッドＤの実行を開始する。
るものであったことをキャッシュ・マネジャーは判定する（割込みＥＸＴ ２が
受信され、且つ、ＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂが、コンテキスト・レジス
タ・セットＩに読み込まれた時刻ｔ１に、このスレッドＢは生じたものである）
。この履歴に基づいて、プロセッサはＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｂをメモ
リ２０′に読み込み、その後でＴＨＲＥＡＤ ＣＯＮＴＥＸＴ Ｄをコンテキス
ト・レジスタ・セットＩに読み込む。このレジスタ・セットは今はアクティブと
なり、プロセッサはスレッドＤの実行を開始する。
【００８６】 多数のコンテキスト・レジスタ・セットを設けることによってプロセッサは、
メモリ２０をアクセスすることなくある数のスレッドを逐次処理する。各スレッ
ド変更に必要な時間は、最も速いバスを介してメモリをアクセスするために必要
とされるはるかに長い時間ではなくて、クロック・サイクルで測定される。
メモリ２０をアクセスすることなくある数のスレッドを逐次処理する。各スレッ
ド変更に必要な時間は、最も速いバスを介してメモリをアクセスするために必要
とされるはるかに長い時間ではなくて、クロック・サイクルで測定される。
【図１】 本発明の一実施例に係る多重スレッド処理装置の動作を全体的に示す図である
。
。
【図２】 ポインタおよびスレッド・コンテキストの特定のセットがメモリに保存されて
いる図１の多重スレッド処理装置の動作を示す図である。
いる図１の多重スレッド処理装置の動作を示す図である。
【図３】 優先順位付けされたスレッドでの図１の多重スレッド処理装置の動作を示す図
である。
である。
【図４】 第１のレベルおよび第２のレベルの優先順位を有する図１の多重スレッド処理
装置の動作を示す図である。
装置の動作を示す図である。
１０ プロセッサ １２ 割込み処理器 １４ コンテキスト・レジスタ・セット １６ 命令復号器 ２０ メモリ １２０ スレッド・コンテキスト・ロレータ １２２ ポインタ・レジスタ １２４ キャッシュ・マネジャー
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＪＰ，Ｋ Ｒ，ＳＧ (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5B098 AA10 BA06 BA12 CC02 GA05 GC03
Claims (31)
- 【請求項１】 コンテキスト・レジスタ・セットへのそれぞれのスレッド・コンテキストの読
み込みに応答して、複数の異なるスレッドのうちのいずれかを選択的に実行する
ために単一のプロセッサを動作する方法において、 ａ．複数の割込みのそれぞに、それぞれのメモリ位置を関連付けることと、 ｂ．複数のスレッド・コンテキスト・ポインタのぞれそれを、前記メモリ位置
に保存し、このポインタのそれぞれは、前記スレッドのうちの１つのスレッドの
動作状態を十分に記述するスレッド・コンテキストを含むためのメモリ位置を特
定することと、 ｃ．いずれかの割込みの発生に応答して、前記割込みに関連付けられているそ
れぞれのメモリ位置からポインタを読出すことと、 ｄ．スレッド・コンテキスト・ポインタ読出しによって特定されるメモリ位置
から、スレッド・コンテキストをコンテキスト・レジスタ・セットに読込むこと
と、 ｅ．スレッド・コンテキスト読出しによって記述されているスレッドを実行す
ることと、 を備える単一のプロセッサを動作する方法。 - 【請求項２】 請求項１記載の方法であって、スレッド・コンテキスト・ポインタのそれぞれ
が、異なるメモリ位置を特定する方法。 - 【請求項３】 請求項１記載の方法であって、１より多いスレッド・コンテキスト・ポインタ
が、同じメモリ位置を特定する方法。 - 【請求項４】 請求項１記載の方法であって、プロセッサにより実行されているプログラム・
ストリーム中における割込み命令の１つ又は複数のスレッド変更命令の１つに応
答して実行しているスレッドを、プロセッサが変更する方法。 - 【請求項５】 請求項４記載の方法であって、スレッド変更命令は、現在実行しているスレッ
ドのコンテキストを保存するため、及び、実行されているスレッドを異なるスレ
ッドに変更するための、ＳＷＩＴＣＨ命令を含む方法。 - 【請求項６】 請求項５記載の方法であって、 プロセッサは、先に実行したスレッドに対するコンテキストのアドレスを保存
し、 前記スレッド変更命令は、実行しているスレッドを、前記先に実行したスレッ
ドに変更するための第１のＳＷＩＴＣＨ命令を含む方法。 - 【請求項７】 請求項５記載の方法であって、第２のＳＷＩＴＣＨ命令を含み、この第２のＳ
ＷＩＴＣＨ命令は、第２のＳＷＩＴＣＨ命令により特定されているメモリ位置に
含まれているそのコンテキストを有するスレッドに、実行されているスレッドを
変更するためのものである方法。 - 【請求項８】 請求項７記載の方法であって、第２のＳＷＩＴＣＨ命令は、前記コンテキスト
のメモリ位置を暗黙的に特定する方法。 - 【請求項９】 請求項７記載の方法であって、第２のＳＷＩＴＣＨ命令は、前記コンテキスト
のメモリ位置を明示的に特定する方法。 - 【請求項１０】 請求項９記載の方法であって、第２のＳＷＩＴＣＨ命令は、前記コンテキスト
のメモリ位置を特定するポインタを含む方法。 - 【請求項１１】 請求項９記載の方法であって、第２のＳＷＩＴＣＨ命令は、前記コンテキスト
のメモリ位置を特定するポインタを含むメモリ位置を特定する方法。 - 【請求項１２】 請求項４記載の方法であって、スレッド変更命令は、現在実行しているスレッ
ドのコンテキストを保存することなく、異なるスレッドを実行するためのＲＥＳ
ＴＯＲＥ命令を含む方法。 - 【請求項１３】 請求項１２記載の方法であって、 プロセッサは先に実行したスレッドに対するコンテキストのアドレスを保存し
、 前記スレッド変更命令は、実行されているスレッドを前記先に実行したスレッ
ドに変更するための第１のＲＥＳＴＯＲＥ命令を含む方法。 - 【請求項１４】 請求項１２記載の方法であって、第２のＲＥＳＴＯＲＥ命令を含み、この第２
のＲＥＳＴＯＲＥ命令は、第２のＲＥＳＴＯＲＥ命令により特定されているメモ
リ位置に含まれているそのコンテキストを有するスレッドに、実行されているス
レッドを、変更するためのものである方法。 - 【請求項１５】 請求項１４記載の方法であって、第２のＲＥＳＴＯＲＥ命令は前記コンテキス
トのメモリ位置を暗黙的に特定する方法。 - 【請求項１６】 請求項１４記載の方法であって、第２のＲＥＳＴＯＲＥ命令は前記コンテキス
トのメモリ位置を明示的に特定する方法。 - 【請求項１７】 請求項１６記載の方法であって、第２のＲＥＳＴＯＲＥ命令は前記コンテキス
トのメモリ位置を特定するポインタを含む方法。 - 【請求項１８】 請求項１６記載の方法であって、第２のＲＥＳＴＯＲＥ命令は前記コンテキス
トのメモリ位置を特定するポインタを含むメモリ位置を特定する方法。 - 【請求項１９】 請求項４記載の方法であって、スレッド変更命令は、割込みをエミュレートす
るためのＳ／Ｗ ＩＮＴＥＲＲＵＰＴ命令を含む方法。 - 【請求項２０】 請求項４記載の方法であって、複数のコンテキスト・レジスタ・セットが設け
られ、前記単一のプロセッサは前記コンテキスト・レジスタ・セットの所定の１
つに含まれている方法。 - 【請求項２１】 請求項１記載の方法であって、コンテキスト・レジスタ・セットは、 ａ．プロセッサにより現在実行されているスレッドのコンテキストのメモリ・
アドレスを保存するためのレジスタと、 ｂ．スレッド・コンテキスト・ポインタによって特定されていないスレッド・
コンテキストの位置を特定するために用いられるレジスタと、 を含む方法。 - 【請求項２２】 請求項１記載の方法であって、コンテキスト・レジスタ・セットはプロセッサ
で先に実行されたスレッドのコンテキストのメモリ・アドレスを保持するための
レジスタを含む方法。 - 【請求項２３】 請求項１記載の方法であって、プロセッサは、複数のコンテキスト・レジスタ
・セットを含む方法。 - 【請求項２４】 請求項２３記載の方法であって、コンテキスト・レジスタ・セットの数は、プ
ロセッサで実行すべきスレッドの数より、少ない方法。 - 【請求項２５】 請求項２４記載の方法であって、スレッド・コンテキストが読み込まれるコン
テキスト・レジスタ・セットを選択するために、優先順位を基にしたアルゴリズ
ムが採用される方法。 - 【請求項２６】 請求項２４記載の方法であって、 スレッドはより高い優先順位のスレッド及びより低い優先順位のスレッドを含
み、 より低い優先順位のスレッドよりも、より高い優先順位のスレッドが利用可能
なように、比例して大きい数のコンテキスト・レジスタ・セットが形成される、
される方法。 - 【請求項２７】 請求項２６記載の方法であって、少なくとも１つのスレッドの優先順位を、プ
ロセッサの動作中に変更できる方法。 - 【請求項２８】 請求項２６記載の方法であって、 より高い優先順位のスレッド又はより低い優先順位のスレッドの１つのための
スレッド・コンテキストの読出し時に、セット選択アルゴリズムが用いられ、 それぞれの優先順位で使用可能に形成されたコンテキスト・レジスタ・セット
のすべてが、読出されているもの以外のスレッドのコンテキストを既に含んでい
る方法。 - 【請求項２９】 請求項２８記載の方法であって、前記アルゴリズムは、前記スレッド・コンテ
キストを、最後に保存されたスレッド・コンテキストを含んでいる使用可能なコ
ンテキスト・レジスタに、読み込む方法。 - 【請求項３０】 コンテキスト・レジスタ・セットへのそれぞれのスレッド・コンテキストの読
み込みに応答して、複数の異なるスレッドのうちのいずれかを、複数のプロセッ
サのぞれぞれが選択的に実行するようにプロセッサのネットワークを動作する方
法において、 ａ．複数の割込みのそれぞれに、それぞれのメモリ位置を関連付けることと、 ｂ．複数のスレッド・コンテキスト・ポインタのそれぞれを、前記メモリ位置
に保存し、このポインタのそれぞれは、前記スレッドのうちの１つのスレッドの
動作状態を十分に記述するスレッド・コンテキストを含むためのメモリ位置を特
定するすることと、 ｃ．いずれかの割込みの発生に応答して、前記割込みに関連させられているそ
れぞれのメモリ位置からポインタを読出すことと、 ｄ．スレッド・コンテキスト・ポインタ読出しによって特定されるメモリ位置
から、スレッド・コンテキストをコンテキスト・レジスタ・セットに読込むこと
と、 ｅ．スレッド・コンテキスト読出しによって記述されているスレッドを実行す
ることと、 を備えるプロセッサのネットワークを動作する方法。 - 【請求項３１】 請求項３０記載の方法であって、スレッドの少なくとも１つが、１より多いプ
ロセッサにより実行できる共通スレッドである方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/218,551 US6275749B1 (en) | 1998-12-22 | 1998-12-22 | Interrupt-controlled thread processing |
| US09/218,551 | 1998-12-22 | ||
| US09/273,938 US6401155B1 (en) | 1998-12-22 | 1999-03-22 | Interrupt/software-controlled thread processing |
| US09/273,938 | 1999-03-22 | ||
| PCT/EP1999/010170 WO2000038060A2 (en) | 1998-12-22 | 1999-12-16 | Interrupt/software-controlled thread processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002533807A true JP2002533807A (ja) | 2002-10-08 |
Family
ID=26913028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590052A Withdrawn JP2002533807A (ja) | 1998-12-22 | 1999-12-16 | 割込み／ソフトウエア制御スレッド処理 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6401155B1 (ja) |
| EP (1) | EP1064600A2 (ja) |
| JP (1) | JP2002533807A (ja) |
| KR (1) | KR20010041142A (ja) |
| CN (1) | CN1316074A (ja) |
| WO (1) | WO2000038060A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8020169B2 (en) | 2003-01-09 | 2011-09-13 | Japan Science And Technology Agency | Context switching system having context cache and a register file for the save and restore context operation |
| JP2013164791A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | データ処理装置 |
| JP2015534188A (ja) * | 2012-09-28 | 2015-11-26 | インテル・コーポレーション | ユーザレベルのスレッディングのために即時のコンテキスト切り替えを可能とする新規の命令および高度に効率的なマイクロアーキテクチャ |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US20020161957A1 (en) * | 2001-02-09 | 2002-10-31 | Guillaume Comeau | Methods and systems for handling interrupts |
| JP2003167737A (ja) | 2001-11-30 | 2003-06-13 | Nec Corp | スタック使用方法 |
| US7363474B2 (en) * | 2001-12-31 | 2008-04-22 | Intel Corporation | Method and apparatus for suspending execution of a thread until a specified memory access occurs |
| US20030126416A1 (en) * | 2001-12-31 | 2003-07-03 | Marr Deborah T. | Suspending execution of a thread in a multi-threaded processor |
| US7127561B2 (en) * | 2001-12-31 | 2006-10-24 | Intel Corporation | Coherency techniques for suspending execution of a thread until a specified memory access occurs |
| US7836450B2 (en) * | 2003-08-28 | 2010-11-16 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| US7594089B2 (en) * | 2003-08-28 | 2009-09-22 | Mips Technologies, Inc. | Smart memory based synchronization controller for a multi-threaded multiprocessor SoC |
| US7418585B2 (en) * | 2003-08-28 | 2008-08-26 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| US7711931B2 (en) * | 2003-08-28 | 2010-05-04 | Mips Technologies, Inc. | Synchronized storage providing multiple synchronization semantics |
| US7610473B2 (en) | 2003-08-28 | 2009-10-27 | Mips Technologies, Inc. | Apparatus, method, and instruction for initiation of concurrent instruction streams in a multithreading microprocessor |
| US7870553B2 (en) * | 2003-08-28 | 2011-01-11 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| US7849297B2 (en) * | 2003-08-28 | 2010-12-07 | Mips Technologies, Inc. | Software emulation of directed exceptions in a multithreading processor |
| US9032404B2 (en) * | 2003-08-28 | 2015-05-12 | Mips Technologies, Inc. | Preemptive multitasking employing software emulation of directed exceptions in a multithreading processor |
| US7376954B2 (en) * | 2003-08-28 | 2008-05-20 | Mips Technologies, Inc. | Mechanisms for assuring quality of service for programs executing on a multithreaded processor |
| US20050050305A1 (en) * | 2003-08-28 | 2005-03-03 | Kissell Kevin D. | Integrated mechanism for suspension and deallocation of computational threads of execution in a processor |
| US7631307B2 (en) * | 2003-12-05 | 2009-12-08 | Intel Corporation | User-programmable low-overhead multithreading |
| US7228266B1 (en) * | 2003-12-05 | 2007-06-05 | Unisys Corporation | Instruction processor emulator having separate operand and op-code interfaces |
| US7681196B2 (en) * | 2004-11-18 | 2010-03-16 | Oracle International Corporation | Providing optimal number of threads to applications performing multi-tasking using threads |
| US7526579B2 (en) * | 2005-01-27 | 2009-04-28 | Innovasic, Inc. | Configurable input/output interface for an application specific product |
| US7406550B2 (en) * | 2005-01-27 | 2008-07-29 | Innovasic, Inc | Deterministic microcontroller with configurable input/output interface |
| US7376786B2 (en) * | 2005-02-28 | 2008-05-20 | Hitachi Global Storage Technologies Netherlands B.V. | Command stack management in a disk drive |
| US7308565B2 (en) * | 2005-06-15 | 2007-12-11 | Seiko Epson Corporation | Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions |
| US7882339B2 (en) * | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
| US7823158B2 (en) * | 2005-08-18 | 2010-10-26 | International Business Machines Corporation | Adaptive scheduling and management of work processing in a target context in resource contention |
| US7631125B2 (en) | 2005-09-30 | 2009-12-08 | Intel Corporation | Dynamically migrating channels |
| US7512773B1 (en) * | 2005-10-18 | 2009-03-31 | Nvidia Corporation | Context switching using halt sequencing protocol |
| US20070101325A1 (en) * | 2005-10-19 | 2007-05-03 | Juraj Bystricky | System and method for utilizing a remote memory to perform an interface save/restore procedure |
| US7971205B2 (en) * | 2005-12-01 | 2011-06-28 | International Business Machines Corporation | Handling of user mode thread using no context switch attribute to designate near interrupt disabled priority status |
| US7916146B1 (en) | 2005-12-02 | 2011-03-29 | Nvidia Corporation | Halt context switching method and system |
| US8533710B1 (en) * | 2006-08-31 | 2013-09-10 | Oracle America, Inc. | Using observed thread activity to dynamically tune a virtual machine for responsiveness |
| US7768515B1 (en) * | 2006-11-03 | 2010-08-03 | Nvidia Corporation | Apparatus, system, and method for reducing shadowed state memory requirements for identifying driver command exceptions in a graphics system |
| US7898546B1 (en) * | 2006-11-03 | 2011-03-01 | Nvidia Corporation | Logical design of graphics system with reduced shadowed state memory requirements |
| US8819682B2 (en) * | 2007-01-23 | 2014-08-26 | Agere Systems Llc | Application switching in a single threaded architecture for devices |
| CN101295279B (zh) * | 2007-04-29 | 2012-05-09 | 国际商业机器公司 | 多线程环境下的调试程序的方法和系统 |
| US20080307208A1 (en) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | Application specific processor having multiple contexts |
| JP2009175960A (ja) * | 2008-01-23 | 2009-08-06 | Panasonic Corp | 仮想マルチプロセッサシステム |
| JP5173714B2 (ja) | 2008-09-30 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | マルチスレッドプロセッサ及びその割り込み処理方法 |
| CN101587448B (zh) * | 2009-06-26 | 2012-03-21 | 华为技术有限公司 | 一种中断处理方法和装置 |
| US9170968B2 (en) * | 2012-09-27 | 2015-10-27 | Intel Corporation | Device, system and method of multi-channel processing |
| US9417876B2 (en) | 2014-03-27 | 2016-08-16 | International Business Machines Corporation | Thread context restoration in a multithreading computer system |
| US9921848B2 (en) | 2014-03-27 | 2018-03-20 | International Business Machines Corporation | Address expansion and contraction in a multithreading computer system |
| US9354883B2 (en) | 2014-03-27 | 2016-05-31 | International Business Machines Corporation | Dynamic enablement of multithreading |
| US9594660B2 (en) | 2014-03-27 | 2017-03-14 | International Business Machines Corporation | Multithreading computer system and program product for executing a query instruction for idle time accumulation among cores |
| US10102004B2 (en) | 2014-03-27 | 2018-10-16 | International Business Machines Corporation | Hardware counters to track utilization in a multithreading computer system |
| US9804846B2 (en) | 2014-03-27 | 2017-10-31 | International Business Machines Corporation | Thread context preservation in a multithreading computer system |
| US9996354B2 (en) | 2015-01-09 | 2018-06-12 | International Business Machines Corporation | Instruction stream tracing of multi-threaded processors |
| US11416421B2 (en) * | 2016-07-19 | 2022-08-16 | Cypress Semiconductor Corporation | Context-based protection system |
| US10496573B2 (en) * | 2017-03-31 | 2019-12-03 | Intel Corporation | Context-sensitive interrupts |
| GB201717303D0 (en) * | 2017-10-20 | 2017-12-06 | Graphcore Ltd | Scheduling tasks in a multi-threaded processor |
| KR102340871B1 (ko) * | 2019-11-25 | 2021-12-20 | 주식회사 알티스트 | 인터럽트 처리 장치 및 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074353A (en) | 1976-05-24 | 1978-02-14 | Honeywell Information Systems Inc. | Trap mechanism for a data processing system |
| JPS5616248A (en) | 1979-07-17 | 1981-02-17 | Matsushita Electric Ind Co Ltd | Processing system for interruption |
| EP0134386A2 (en) | 1983-08-05 | 1985-03-20 | Ten X Technology, Inc. | Method and apparatus for executing object code instructions compiled from a high-level language source |
| US5142677A (en) | 1989-05-04 | 1992-08-25 | Texas Instruments Incorporated | Context switching devices, systems and methods |
| US5353418A (en) | 1989-05-26 | 1994-10-04 | Massachusetts Institute Of Technology | System storing thread descriptor identifying one of plural threads of computation in storage only when all data for operating on thread is ready and independently of resultant imperative processing of thread |
| WO1992003783A1 (en) | 1990-08-23 | 1992-03-05 | Supercomputer Systems Limited Partnership | Method of implementing kernel functions |
| US5349680A (en) | 1990-11-07 | 1994-09-20 | Kabushiki Kaisha Toshiba | Information processing apparatus for executing application programs under control of a system program |
| US5696957A (en) | 1991-05-17 | 1997-12-09 | Ricoh Company, Ltd | Integrated circuit comprising a central processing unit for executing a plurality of programs |
| US5553305A (en) | 1992-04-14 | 1996-09-03 | International Business Machines Corporation | System for synchronizing execution by a processing element of threads within a process using a state indicator |
| US5428779A (en) | 1992-11-09 | 1995-06-27 | Seiko Epson Corporation | System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions |
| JP3547482B2 (ja) | 1994-04-15 | 2004-07-28 | 株式会社日立製作所 | 情報処理装置 |
| JP3169779B2 (ja) | 1994-12-19 | 2001-05-28 | 日本電気株式会社 | マルチスレッドプロセッサ |
| US5659749A (en) | 1995-05-08 | 1997-08-19 | National Instruments Corporation | System and method for performing efficient hardware context switching in an instrumentation system |
| US5799188A (en) * | 1995-12-15 | 1998-08-25 | International Business Machines Corporation | System and method for managing variable weight thread contexts in a multithreaded computer system |
| US5944816A (en) * | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | Microprocessor configured to execute multiple threads including interrupt service routines |
| US6061710A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Multithreaded processor incorporating a thread latch register for interrupt service new pending threads |
-
1999
- 1999-03-22 US US09/273,938 patent/US6401155B1/en not_active Expired - Fee Related
- 1999-12-16 EP EP99964624A patent/EP1064600A2/en not_active Withdrawn
- 1999-12-16 JP JP2000590052A patent/JP2002533807A/ja not_active Withdrawn
- 1999-12-16 KR KR1020007009191A patent/KR20010041142A/ko not_active Application Discontinuation
- 1999-12-16 WO PCT/EP1999/010170 patent/WO2000038060A2/en not_active Application Discontinuation
- 1999-12-16 CN CN99805314A patent/CN1316074A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8020169B2 (en) | 2003-01-09 | 2011-09-13 | Japan Science And Technology Agency | Context switching system having context cache and a register file for the save and restore context operation |
| JP2013164791A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | データ処理装置 |
| JP2015534188A (ja) * | 2012-09-28 | 2015-11-26 | インテル・コーポレーション | ユーザレベルのスレッディングのために即時のコンテキスト切り替えを可能とする新規の命令および高度に効率的なマイクロアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000038060A3 (en) | 2000-10-26 |
| US6401155B1 (en) | 2002-06-04 |
| CN1316074A (zh) | 2001-10-03 |
| EP1064600A2 (en) | 2001-01-03 |
| KR20010041142A (ko) | 2001-05-15 |
| WO2000038060A2 (en) | 2000-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002533807A (ja) | 割込み／ソフトウエア制御スレッド処理 | |
| US5168566A (en) | Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks | |
| JP3604091B2 (ja) | マルチタスキングデータ処理システム | |
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US7350006B2 (en) | System and method of interrupt handling | |
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| US6275749B1 (en) | Interrupt-controlled thread processing | |
| JPH0760415B2 (ja) | マルチタスキング・データ処理システム | |
| EP0747816A2 (en) | Method and system for high performance multithread operation in a data processing system | |
| EP0330226A2 (en) | Apparatus of and method for executing subprogram in bank switching data processing system | |
| US5968159A (en) | Interrupt system with fast response time | |
| JP2004234123A (ja) | マルチスレッドコンピュータ | |
| US4855899A (en) | Multiple I/O bus virtual broadcast of programmed I/O instructions | |
| JP3970609B2 (ja) | プロセッサシステム | |
| US5367676A (en) | Data processor for multiple macro-service processings based on a single macro-service request | |
| EP0257655B1 (en) | Multitask processing apparatus | |
| US5530871A (en) | Asynchronous input and output control system | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| US5579495A (en) | Information processing in which a simulation of parallelism is achieved | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPH0756633B2 (ja) | タスク切換え方式 | |
| JP2000163309A (ja) | メモリ管理方法およびメモリ管理装置、並びに記録媒体 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |