JP3253303B2 - コンテキスト切り換え装置及び方法 - Google Patents

コンテキスト切り換え装置及び方法

Info

Publication number
JP3253303B2
JP3253303B2 JP51215194A JP51215194A JP3253303B2 JP 3253303 B2 JP3253303 B2 JP 3253303B2 JP 51215194 A JP51215194 A JP 51215194A JP 51215194 A JP51215194 A JP 51215194A JP 3253303 B2 JP3253303 B2 JP 3253303B2
Authority
JP
Japan
Prior art keywords
context
state
memory
instruction
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51215194A
Other languages
English (en)
Other versions
JPH08505965A (ja
Inventor
ジャン デー アレグルッチ
デレク レンツ
グレン プール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH08505965A publication Critical patent/JPH08505965A/ja
Application granted granted Critical
Publication of JP3253303B2 publication Critical patent/JP3253303B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/463—Program control block organisation

Description

【発明の詳細な説明】 発明の背景 1.産業上の利用分野 本発明はディジタル・プロセサに関するものであり、
特にコンテキストと呼ばれる、ディジタル・プロセサの
内部状態データをシステムへ及びシステムが転送する装
置及び方法に関するものである。
2.関連技術 汎用マイクロプロセサやカスタム・プロセサと同様、
ディジタル・プロセサは内部メモリ及びレジスタを有す
るものであるが、それらは、あらゆるタスクの処理を行
うとき広範囲に使用される。任意の時点のこれらレジス
タの内容はプロセサの現状態を表していると解釈でき
る。
VLSI RISC Architecture and Organization（「VLSI
RISCアーキテクチャと構成」Marcel Dekker社、1989年
出版）という本でステフェン・ファーバー（Stephen B.
Furber）はマルチタスク・コンピュータの発展に関して
論じている。以下は彼の議論の要約である。
最近までコンピュータは高価であったため、その能力
を最大限に利用しなければならないという圧力が非常に
強かった。一時に一つのプログラムしか走らせることが
出来ないというのは非効率的である。これは、使用して
いるプログラムは、使い得るメモリのほんの小さな部分
のみしか必要としないかもしれず、また中央処理装置
（CPU）は、ディスクからの情報を待ちながら長い間ア
イドルしているからである。もし２つのプログラムが存
在すれば、CPUはディスク転送が要求されるまで１つの
プログラムを処理し、転送が行われている間他のプログ
ラムに切り替わり、転送が完了すれば最初のものに戻る
ことが可能である。それによってCPUはより有効に使用
されることになる。実際上、数種のプログラムをいつで
も活動状態にしておき、データ使用の可能性、タスクの
優先順位等にしたがって、CPUはそれらのプログラム間
を切り換わる。これは、普通「マルチタスキング」と呼
ばれている。
低価格で適度な性能を持つパーソナル・コンピュータ
（PC）やワークステイションが出現するに至り、マルチ
タスキングはより普通のものになってきつつある。複数
のユーザーからのタスクを１台のマシンにロードするの
ではなく、１台のPC又はワークステーションが、１人の
ユーザーの複数のタスクを行うのに専用として使われる
ことが多い。この環境では、ユーザーがマシンを必要と
するまでそれは待機していることになる。何かをするこ
とを要求されればマシンは出来るかぎり迅速に対応し、
ユーザーがアイドルしないようにしなくてはならない。
PCがユーザーの仕事のより多くの部分に関与するよう
になり、またユーザーがPCに複数のタスクを同時に行う
ことを要求してきているため、マルチタスキングは以前
以上に普及するようになってきている。例えば、ユーザ
ーは、複数の書類とスプレッド・シートを同時に開いて
おき、一方マシンはバックグラウンドで電子メールを取
り扱い、最新の報告をプリントしているというものであ
る。このレベルの機能性のインプリメンテーションには
マルチタスキング・オペレーティング・システムが最善
の枠組みを与える。
既に述べたように、マルチタスキング・システムは、
いくつかのタスクを同一のプロセサで「同時」に処理す
ることを可能にする。実際には、マルチタスキング制御
ソフトウエアは、夫々のタスクにプロセサが費やす時間
を管理する。マルチタスキング制御ソフトウエア（「シ
ステム・ソフトウエア」とも呼ばれることがある）は、
現在行っているタスクを中断して、新しいタスクを処理
したり、前のタスクを完了したり、その処理を再開した
りできるようにする。現行タスクに対する現状態を記述
したプロセサの内部レジスタの内容は、コンテキスト保
存動作と呼ばれる動作でメモリに保存される。プロセサ
・レジスタの内容は、コンテキスト復元動作を実行する
ことにより処理しようとする新タスクの状態で置き換え
られる。あるタスクの実行を再開する時は、その前に、
そのタスクに割り込みが行われた以前のプロセサの状態
の復元を行う。一般的には外部メモリであるが、システ
ム・メモリは仮想メモリ・マネジャーにより普通管理さ
れる。
したがって、マルチタスキングには２つのことが必要
である。まず初めに、マルチタスキングは、柔軟性を得
るため、タスクをシステム・メモリの異なった部分、例
えば、異なった時点にロードすることが出来るようにし
なくてはならない。決まったセットのタスクを決まった
アドレスにロードするようなプロセサは非常に柔軟性に
乏しい。第２に、マルチタスキングは、後で割り当てら
れるメモリ量を知ることなくタスクを書き込むようなも
のでなくてはならない。後者の条件は従来の仮想メモリ
方式による最も容易に満たされ、前者は仮想メモリをイ
ンプリメントするのに用いるアドレス変換機構により満
足されるであろう。従来の技法を用いると、夫々のタス
クは、それが仮想メモリの全空間を所持しているかのよ
うに構築され、その後アドレスは拡張されて、変換を行
うのに必要なタスク識別子を含むようになる。
仮想メモリの如く、マルチタスキングをサポートする
ことはPCレベル以上の汎用コンピュータにはもはや必須
になっており、PCの処理能力がワークステーションのレ
ベルに近づくにつれPCでも重要になりつつある。従っ
て、もっと進んだ縮小命令セット・コンピューティング
（RISC）プロセサでさえ、もしRISCマシンがこのような
市場で競争するなら、その機能をサポートしなくてはな
らないのである。このことはプロセサ内で新たな複雑さ
を生じさせることになる。
これらの新たな複雑さやマルチタスキングのための切
り換えの増加は簡単な処理をサポートするオペレーティ
ング・システムの必要性を生む。従って、プロセサのコ
ンテキスト切り換え速度がさらに重要になってくるので
ある。例えば、マルチタスキング・グラフィックス・プ
ロセサでは、従来のコンテキスト切り換えシステムは非
常に遅いため、グラフィックス処理に固有な、ロバスト
な同時の数値タスクについて行くことが出来ない。それ
ゆえ、望まれるのは、必要なコンテキスト切り換え速度
を持ちマルチタスキング・アプリケーションについてい
ける自動ハードウエア・コンテキスト切り換えメカニズ
ムである。
発明の概要 本発明は、ディジタル・プロセスの内部状態データ、
即ち「コンテキスト」を外部メモリへ又はそれから転送
するシステム及び方法に関するものである。外部メモリ
へコンテキストを転送するのは「状態保存動作」と呼ば
れ、外部メモリからプロセサへコンテキストを転送して
戻すのは「状態復元動作」と呼ばれる。
本発明は、自動コンテキスト切り換えメカニズム（シ
ステム）及びその動作方法のハードウエア・インプリメ
ンテーションに関するものである。当システムは、使用
可能なシステム・メモリが取り扱える範囲で可能な限り
の多数の処理の間を高速にコンテキスト切り換えを行
う。ハードウエア構造及び状態データが保存されるフォ
ーマットにより、プロセサ内の内部状態及び機能ブロッ
クのサイズに関係なく、プロセサがその状態データを保
存することが可能になる。
コンテキスト保存、復元、又はコンテキスト保存／復
元（コンテキスト・スイッチとも呼ばれる）が開始する
と、直接メモリ・アクセス（DMA）コントローラがその
システムの機能ブロックに信号を送る。それに対応し
て、機能ブロックは、状態データを外部メモリに保存す
ることにより状態保存動作を行う。DMAはその後外部メ
モリから新しい状態を取り出し、それを機能ブロックに
送り状態復元動作を行う。
状態が保存されるフォーマットもまたプロセサ状態の
高速復元を可能にする。状態は、「状態プログラム」を
形成するために、１つのデータ・ブロック及び１つ又は
それ以上のレジスタ・ロード命令として保存される。状
態復元動作は単に外部メモリから状態プログラムを取り
出し実行することである。従って、状態プログラムは、
標準的プログラムと同様外部メモリから読み出され、実
行される。コンテキストを状態プログラムとして保存す
ることにより、システムが重要な情報を失うことなく１
つのコンテキストから他のコンテキストに高速に切り替
わることが可能になるのである。
本発明の、上述した、そしてその他の特長及び利点
は、添付の図面に示された当発明の好適な実施例の以下
のより具体的な説明から明らかになるであろう。
図面の簡単な説明 当発明は、添付の図面を参照することにより理解を増
すことが出来るであろう。
第１図は、本発明の自動コンテキスト切り換えシステ
ムの高レベルのブロック図である。
第2A〜2C図は、第１図のシステムによる状態プログラ
ムを記憶する外部メモリの一部分を示す代表例である。
第３図は、本発明の状態ブロックを示す。
第４図は、本発明のコンテキスト切り換え方法の代表
的フローチャートである。
図において、同一の要素又は同様の機能を持つ要素は
同じ数で表す。さらに、番号の一番左の数字は、その番
号が最初に出てくる図面の番号を表す。
発明の詳細な説明 本発明は、タスクを保存し、復元し、切り換える、コ
ンテキスト切り換えシステム及びその方法である。当シ
ステムは、外部メモリ、主メモリ又はシステム・メモリ
（マルチタスキング・プロセサの外部にあるいかなるメ
モリでもよい。以後、単にメモリと呼ぶ）に接続された
マルチタスキング・プロセサの部分である。当メモリは
複数のプロセサにより共用されてもよい。マルチタスキ
ング・プロセサは１つ又はそれ以上の機能ブロック（処
理ユニットもしくは処理モジュール、叉はマイクロコー
ド・ユニットと呼ばれることがある）を有するが、それ
らは、サブプロセサ即ちある特別なタスクを行うための
簡単なユニットであってもよい。機能ブロックはレジス
タを含んでいるが、それらは、ある１つのタスクが行わ
れている間のマルチタスキング・プロセサのコンテキス
トを表す状態データを記憶する。
本発明は、VLSIマルチタスキング・グラフィックス・
プロセサ・チップに関連させて議論される。しかし、本
発明が状態データを有する如何なるシステムにも適用で
きることは後に当業者に明確になるであろう。従って、
本発明はグラフィックス・プロセサだけに限ったもので
はない。プロセサ、CPU、ディジタル・プロセサという
用語はこの分野ではしばしば同意語として使われてい
る。以後プロセサという用語を用いるが、勿論当開示の
基礎をなす意味を変えることなく他の同様な用語に置き
換えることが出来る。
チップ、集積回路、半導体デバイス、マイクロエレク
トロニクス・デバイスという用語もこの分野ではしばし
ば同意語として使われている。本発明は当分野で一般に
理解されているように上記のものの全てに適用できる。
プロセサは命令を以下のごとく実行する。即ち、プロ
グラムの命令及びデータは内部直接メモリ・アクセス
（DMA）コントローラによりメモリから持ち込まれる
か、叉は外部装置から直接与えられる。本発明の好適な
実施例では、命令は、DMA内の一時プログラム・キュー
にロードされる。DMAはローカル命令を実行する。つま
り他の命令とデータを処理のため機能ブロックに渡す。
本発明の自動コンテキスト切り換えシステム100の高
レベルのブロック図を第１図に示す。プロセサは一般的
に101で示されている。プロセサは、DMAコントローラ10
2、入出力ユニット（IOU）118、及び機能ブロック・パ
イプライン（106、108、110で夫々示しているFB1、FB
2、...FBn）から成る。機能ブロック（マイクロコード
・ユニットとも呼ばれる）106〜110は特定のタスクを行
うのに用いられる。例えば、３−Ｄグラフィックス処理
システムでは、機能ブロック106〜110は、座標変換、ベ
クトルの正規化、クリッピング、ライティング等のタス
クを行う。
コンテキスト・キューと呼ばれる（ここに示していな
い）ハードウエア・データ・バッファはIOU118の中にあ
る。その代わりに、コンテキスト・キューは分離したブ
ロックであってもよいし、プロセサ101の他の部分に存
在してもよいが、このことは後で当業者には明らかにな
ろう。
IOU118は、双方向I/Oバス122を介して外部システム・
バス120にインタフェースする。IOU118は、外部システ
ム・バス120を内部データ・バス124に接続するが、それ
は今度はDMA102に接続されている。外部メモリ・バス12
1は外部メモリ116をバス120に接続する。
DMA102は、コンテキスト切り換えシステムと外界の間
の全てのトランザクションを監督する。DMA102には３つ
の主要な機能がある：（１）メモリから及びメモリへの
データ転送を制御する、（２）内部機能ブロックへの命
令の流れを制御する、そして（３）コンテキスト・スイ
ッチ動作を同期化する、というものである。DMAの機能
は、それを機能ブロックに分散させるような異なった方
法でインプリメントすることも可能である。
IOU118はコマンド／状態レジスタ（CSR;ここには示さ
れていない）を含む。CSRは、プロセサ（システム・ソ
フトウエア）やレジスタ・ロード命令により外部よりア
クセス可能である。プロセサは特定の状態条件に基づい
て割り込みを生成することが出来る。状態条件は、プロ
セサのエベントに基づき２つのビットとしてCSRに記憶
される。これらのビットはハードウエアによりセット叉
はリセットされる。コンテキスト切り換え動作は、（ど
ちらの場合でも）CSRに適切なビットをセットすること
から始まる。代表的な例を挙げると、保存ビットがセッ
トされるとコンテキスト保存が信号として出され、復元
ビットがセットされるとコンテキスト復元が信号として
出され、さらに、両方のビットがセットされるとコンテ
キスト切り換えが信号として出される。CSRの２つのビ
ットの選択はインプリメンテーションに特有なものであ
る。CSRの重要な面はハードウエアが正しい指令と共に
与えられるということである。より一般的なコマンド構
造でも差しつかえない。状態条件を信号化する他の同等
な技法は当業者に明らかになろう。
機能ブロックの内部状態データとDMAの内容の組み合
わせが任意の時間のプロセサの「コンテキスト」をな
す。機能ブロック・パイプラインのコンテキストは、使
用されないときにはそれを「状態プログラム」として記
憶しているメモリ内の「コンテキスト・データ・バッフ
ァ」からコピー及び復元することが出来る。DMA102はメ
モリ116へのポインタを含んでいるが、それらは、命令
やデータを取り出したりコンテキスト切り換えに用いら
れる。
DMA内の２つのポインタはコンテキスト・データ・バ
ッファの境界を決定する。これらは「保存」ポインタ及
び「終了」ポインタと呼ばれる。DMA内のそれ以外の２
つのポインタは命令取り出しの時に用いられる。システ
ム・ソフトウエアは、夫々のタスクにプロセサが費やす
時間量を制御する。それはタスクを管理するので、シス
テム・ソフトウエアは「書き込みポインタ」を更新す
る。書き込みポインタは、システム・ソフトウエアに新
しい命令をメモリのどこに追加するかを示す。DMAは
「フェッチ・ポインタ」を更新する。フェッチ・ポイン
タは、DMAに次の命令をどこから取り出すかを示す。フ
ェッチ・ポインタに関するより詳しい説明には、同一承
継人に係る、同時係属中の出願である1992年３月31日出
願の、「仮想FIFO周辺機器インタフェース」、米国出願
番号07/862,623を参照のこと。上記出願の開示は参照す
ることによりその記載内容が本明細書に組み込まれてい
るものとする。
状態プログラムは、一連のレジスタ・ロード命令及び
データを含むデータ構造である。状態プログラムを実行
することにより、それに対応する保存の前にレジスタに
あった値を復元することが出来る。機能ブロックは夫々
自分自身の状態プログラムを作り、それを、DMAの制御
下でIOUを介してメモリに転送する。
コンテキスト・データ・バッファの正確な順番及び内
容は、マイクロコード（もし用いていれば）及びハード
ウエアのインプリメンテーションに依存しているかも知
れない。コンテキスト情報はインプリメンテーションか
らインプリメンテーションへとポータブル（移植性のあ
る）でなければならないということはない。その理由
は、コンテキスト情報は一時的なものであるからであ
る。この一時情報は、決められたシステム中で且つ限ら
れた時間内にのみ用いられる。コンテキストは、別のハ
ードウエアでそれを用いることを意図して保存されるの
ではない。正確なサイズ、内容、及び順序は、ハードウ
エア、マイクロコード・バージョン、及び実行されてい
る現時点のグラフィックス動作に依存している。マイク
ロコードを用いて状態プログラムを作ることにより大き
な柔軟性を得ることが出来る。例えば、状態プログラム
のサイズを重要な状態レジスタの内容のみを保存するこ
とで最適化することが出来る。
DMAは、コンテキスト動作を開始する前に現データ・
ストリーム中の妥当な点にいつ到達したかを決定する。
本グラフィックス・プロセサの場合、その命令を完了す
るのに必要な全てのデータを機能プログラムが受け取っ
ていない時には、命令動作の途中で、機能プログラムに
割り込むことは出来ない。DMAは転送されるデータ・ワ
ード数を記録しているので、いつその流れに割り込むか
が分かるのである。
DMA102内のコンテキスト領域ベース・ポインタ（CAB
P）レジスタは、現在の状態（状態プログラムとして）
を保存するのに用いられるメモリ内のコンテキスト・デ
ータ・バッファのベース・アドレス（最下位ワード）を
保持する。DMA102内のコンテキスト復元ベース・ポイン
タ（CRBP）レジスタは、状態を復元するのに用いる状態
プログラム・データを記憶するコンテキスト・データ・
バッファのアドレスを保持する。システム・ソフトウエ
アはこれら２個のポインタを管理する。
もしCSRにRESTOREコマンドがロードされると、CRBPレ
ジスタが指す場所より始めて状態プログラムをメモリか
ら取り出すことにより復元がなされる。もしSAVEビット
及びSTOREビットの両方ともがセットされていれば、CAB
P及びCRBPの夫々を用いてプロセサは最初にその状態を
保存し、その後にそれを復元する。
もしチップが現在命令ストリームを実行していれば、
ハードウエアは、妥当な割り込み点に達するまで命令ス
トリームを処理し続け、それから先に進む。妥当な割り
込み点は、プロセサのハードウエア、ファームウエア、
システム・ソフトウエア等の独自のインプリメンテーシ
ョンによって決められる。
コンテキスト切り換え命令または割り込み信号に対応
して、DMA102は「コンテキスト保存（ContextSave）」
命令をバス114を通して最初の機能ブロック106に送る。
機能ブロック106は、それ自身の状態プログラムを作
り、それを、DMAの助けを得てIOUを介してメモリへ転送
する。
一旦機能ブロック106がその全ての状態データを転送
したら、そのコンテキスト保存命令は次の機能ブロック
108等に順次引き渡されていき、最後に最終機能ブロッ
ク110がその全てのデータを転送するまで続く。
「ロード」命令（即時ロード命令のような）は、機能
ブロックが状態データを転送するとき状態データと共に
記憶される。現在のインプリメンテーションでは１つの
ロード命令で一続きのレジスタをロードすることが出来
る。各ロード命令に対応した状態データが最終的にメモ
リ116から読まれるとき、そのロード命令が機能ブロッ
クにより実行されその対応する状態データが正しい機能
ブロックの正しい場所に記憶されるように、各ロード命
令はコード化される。当業者に明かになるように、その
ロード命令は、それに対応した機能ブロックのレジスタ
またはそれに類似なもののアドレスでコード化されなけ
ればならない。
最終機能ブロック110は、その状態データの転送を完
了したとき、状態データ終了信号130をDMAに送る。便宜
上、DMAは次に、全ての機能ブロックの後にその状態を
保存する。ハードウエアの簡単化のため、保存される最
終命令は、「復元終了命令」である。この命令は復元動
作（restore operation）の終了をDMAに示す。DMA102は
続いて、コンテキスト切り換え（Switch Context）割り
込み又は命令で指定されたプロセサの次の状態を復元す
る。この代わりに、DMAは、特定のアドレスをデコード
して復元動作の終了を決定することが出来る。さらに、
DMAは、その処理の始めにその情報を記憶し、それに全
ワード数を含めることも可能である。復元動作の終了を
同期化させる他の方法は、状態中のワード数を示す別の
レジスタを加えることである。DMAコントローラは、こ
のレジスタの情報を用い復元動作の終了を決めてもよ
い。
先に記憶されたプロセサの状態を復元する動作は適切
にも「復元化動作（restoring operation）」と呼ばれ
る。復元化動作は、非常に簡単で、コンテキスト・キュ
ーからではなく、所望の状態データが記憶されているメ
モリ116内のコンテキスト・データ・バッファから状態
プログラムを取り出し実行することから成る。
本発明の好適な実施例の１つでは、状態保存動作は機
能ブロックを１つづつ順番に行っていく。コンテキスト
保存命令のこの直列転送によってシステムの複雑さを減
少させることが出来る。他の非直列方式は余分なハード
ウエアとソフトウエアが必要となるかも知れない。記憶
されたプログラム及びロード命令又はそれと同類のもの
を用いるそのような方式は本発明のと範囲並びに精神に
入ると考えられる。
第２図は、第１図のシステムに従って、状態プログラ
ム208、210、212をそれぞれ形成する状態ブロックのグ
ループを記憶するのに指定されたメモリの代表的コンテ
キスト・データ・バッファ202、204、206を示してい
る。（状態ブロックに関してはさらに、第３図に関連し
て以下に述べられる。）各状態プログラムはプロセサ・
コンテキストに対応している。CABPポインタ214は、状
態プログラム212を受け取るよう割り当てられたメモリ1
16の１部にあるコンテキスト・データ・バッファ206を
指している。各状態プログラムは、１つ又はそれ以上の
ロード命令のシーケンシャルな順序づけと特定のコンテ
キストに関係する対応機能ブロックのパイプラインから
の状態データから成る。CRBPポインタ216は、状態プロ
グラム210を含むコンテキスト・データ・バッファ204の
始まりを指している。状態プログラム210はDMA102に送
られ、先のコンテキスト或いは予め決められたコンテキ
ストの構成を復元するために実行される。
コンテキスト・データ・バッファはひと続きになって
なくてもよいし、別々の状態プログラムが、メモリ内の
特定のアドレスの順番で記憶されている必要もない。シ
ステム・ソフトウエアが各コンテキスト・データ・バッ
ファの開始アドレスを記憶しているかぎり、それに対応
する状態プログラムのコンテキストを機能ブロック・パ
イプラインへ又はそれから容易に切り換えることが出来
る。
このデータが保存されるフォーマットは高速自動復元
動作を可能にする。各状態プログラムは、コンテキスト
を機能ブロックに復元するのに必要な全ての情報から成
っている。復元動作は、単に、一連のレジスタ・ロード
命令とデータから成る状態プログラムの実行を必要とす
るだけである。
外部メモリを用いることも考えられている。マルチタ
スキング・プロセサは、システムのメモリ領域にあるメ
モリを使用することが出来る。このデータはメモリ・ブ
ロックとして編成されている。ホストはメモリを割り当
て、DMAコントローラ内にポインタを設置する。それ
は、拡張した状態メモリ・ブロックを指し、マイクロコ
ードがその領域をスタックとして、つまり、例えば、デ
ータのオーバフロー収容の記憶域として、利用すること
が出来るようにする。原則的には、複数のメモリ・ブロ
ックが一つのコンテキストに割り当てられることも可能
である。
外部メモリを使用する２つの代表的な例を第2B図と第
2C図に示す。第2B図を参照して、状態プログラム208及
び210を示すメモリ・ブロックは、夫々拡張メモリ・ブ
ロック208′及び210′を含んでいる。拡張メモリの使用
に関するこの実施例では、拡張した状態メモリ・ブロッ
ク208′及び210′はひと続きになっている。第2C図に
は、拡張した状態メモリ・ブロック208″及び210″が、
夫々の状態プログラム208及び210から離れたメモリ・ロ
ケーションに記憶されているのを示している。
本発明のもう一つの特徴は、普通の命令ストリームに
よってCSRをロードすることが出来ることである。この
特徴によって、コンテキスト・スイッチ又は割り込みを
ストリームの最後に生成することが可能になり、このた
め、ストリームのコンテキストをスイッチ・アウト即ち
除去することが出来るようになる。
本発明は、条件付きコンテキスト切り換えをサポート
するよう拡張することが出来る。例えば、DMAのデータ
・バッファが空になったとき、条件付きコンテキスト・
スイッチが始まるようにすることが出来る。
第３図は状態ブロック300を図示している。状態ブロ
ック300は、レジスタＡに対するレジスタ・ロード命令3
02を含んでいる。情報304がロード命令302に続き、合計
Ｎ個のデータ・ワードがそのロード命令に対応すること
を示している。残りのブロック306はそのＮ個のデータ
・ワードを表している。ロード命令技法を用いた他の構
成も可能である。コンテキストは、インプリメンテーシ
ョンを容易にするためまたハードウエアとソフトウエア
のオーバヘッドを最少にするため、一続きのプログラム
として状態ブロックに記憶される。しかし、本発明の範
囲から離れることなく異なった記憶技法及び階層を採用
してもよい。
コンテキストは、必ずしも、機能ブロックの全部のレ
ジスタである必要はない。例えば、ある機能ブロックが
中間タスクを行うのに用いる動作中のレジスタの内容を
保存する必要はない。というとは、機能ブロックは指定
されたタスクを行うのに全てのレジスタの情報は必要で
ないからである。各機能ブロックは、コンテキスト保存
メカニズム又は手段を備えるため、マイクロコード化さ
れるか、状態マシンによって制御されるか、さもなけれ
ば他の様式に構成されるかになっている。したがって、
各機能ブロックは、それが行っているタスクを知ってお
り、それゆえ、コンテキストをいつ切り換えるか、さら
に、後でそのタスクを継続するためそれに戻りそれを完
了するためにはどんなデータを保存しなくてはならない
かを決定できる。
この方法の１つの利点は各機能ブロックがどのレジス
タを保存するかを決定できることである。データの順番
はまたそれほど重要ではない。例えば、もしブロックが
内部マイクロコードを持っていれば、保存するレジスタ
の数を最適化するためにマイクロコードを適合させるこ
とが出来る。
第４図に本発明のコンテキスト切り換え方式の代表的
フローチャートを示す。
まず最初に、ブロック402に示すように、DMA102がコ
ンテキスト切り換え（SwitchContext）割り込み信号も
しくは命令を受け取る。ブロック404、406に夫々示すよ
うに、DMA102は次に、コンテキスト保存（ContextSav
e）命令を機能ブロック106に送り、それはそのコンテキ
ストをIOU118に転送する。条件ステートメント・ブロッ
ク408及びブロック410、406はコンテキスト保存命令を
残りの機能ブロックに順次送っていくことを図式的に表
している。ブロック410でコンテキスト保存命令が次の
機能ブロックに実際に送られる。
一旦全ての機能ブロックがそのコンテキストをIOUに
送ってしまうと、ブロック408の条件が“No"となり、ブ
ロック414で示すように、状態データ終了の信号がDMA10
2に送られる。DMA102は、ブロック416で示すように、そ
れ自身のコンテキストを記憶する。最後に、ブロック41
8で示すように、要求された状態プログラムがメモリ内
のコンテキスト・データ・バッファから取り出され処理
される。その後、ブロック420で示すように、「復元終
了」命令が処理される。それからコントロール・キュー
からの命令の通常の処理に戻る。
本発明の多くの実施例について上に述べたが、それら
は例として挙げられたものであり、限度を示すためのも
のではない。従って、本発明の精神の範囲は、上述した
いかなる典型的な実施例もその限界を与えるものではな
く、以下の特許請求範囲及びそれと同等のものに従って
のみ規定されるべきである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 プール グレン アメリカ合衆国 カリフォルニア州 94555 フリーモント，ウェブフット ルーブ 34039 (56)参考文献 特開 平３−53328（ＪＰ，Ａ) 特開 平３−63827（ＪＰ，Ａ) 特開 平４−178739（ＪＰ，Ａ) 特開 平２−150948（ＪＰ，Ａ) 特開 昭63−52240（ＪＰ，Ａ) 特開 平４−288634（ＪＰ，Ａ) 特開 平５−233319（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/46 G06F 13/28 G06F 9/38

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】メモリに接続されたマルチタスク・プロセ
    サ内でタスクの保存、復元、及び切り換えの少なくとも
    １つを行うコンテキスト切り換えシステムであって、そ
    のシステムが、 第１の機能ブロックにプログラム命令を送る制御手段か
    ら成り、前記第１の機能ブロックは制御手段に接続さ
    れ、レジスタを有し、前記レジスタは、ある決められた
    時点でシステムのコンテキストを表す状態データを記憶
    し、 前記制御手段は保存又は切り換えのどちらか１つのコマ
    ンドを受け取り、それに応えてコンテキスト保存命令を
    生成し、前記コンテキスト保存命令を前記第１の機能ブ
    ロックに渡すように適合され、 前記コンテキスト保存命令を受け取ると、前記第１の機
    能ブロックは、レジスタ・ロード命令及び該システムの
    コンテキストを表す状態データからなる状態プログラム
    を前記コンテキストが後に復元可能なように生成し、前
    記状態プログラムを前記制御手段に渡し、そして 前記状態プログラムを受け取った後、前記制御手段はメ
    モリ内のコンテキスト・データ・バッファに前記状態プ
    ログラムを格納する ことを特徴とするコンテキスト切り換えシステム。
  2. 【請求項２】請求の範囲第１項に記載のシステムであっ
    て、 前記制御手段に接続した第２の機能ブロックからさらに
    成り、前記第２の機能ブロックは他のレジスタを有し、
    前記他のレジスタは、ある決められた時点でシステムの
    コンテキストを表す他の状態データを記憶し、 前記第１の機能ブロックは前記コンテキスト保存命令を
    前記第２の機能ブロックに渡し、 前記コンテキスト保存命令を受け取ると、前記第２の機
    能ブロックは、他のレジスタ・ロード命令を生成し、前
    記他のレジスタ・ロード命令及び前記状態データを該メ
    モリに格納するよう前記制御手段に渡す ことを特徴とするシステム。
  3. 【請求項３】請求の範囲第２項に記載のシステムであっ
    て、 前記制御手段に接続された少なくも１つのさらに他の機
    能ブロックからさらに成り、そして 前記コンテキスト・データ・バッファに格納するため、
    最後の機能ブロックが復元終了命令と共にその状態デー
    タを前記制御手段に渡すまで、前記コンテキスト保存命
    令は機能ブロックから機能ブロックに直列に渡される ことを特徴とするシステム。
  4. 【請求項４】請求の範囲第１項に記載のシステムであっ
    て、 前記制御手段が、コンテキスト領域ベース・ポインタを
    用い、メモリ内で前記状態プログラムを記憶する前記コ
    ンテキスト・データ・バッファのベース・アドレスを指
    定する ことを特徴とするシステム。
  5. 【請求項５】請求の範囲第１項のシステムであって、 前記状態プログラムが状態ブロックから成り、各状態ブ
    ロックは、前記レジスタ・ロード命令、それに対応する
    レジスタ・アドレス、及び状態データから成る ことを特徴とするシステム。
  6. 【請求項６】請求の範囲第１項に記載のシステムであっ
    て、 前記制御手段は、復元命令を受け、該メモリ内の予め決
    められたコンテキスト・データ・バッファのアドレスを
    指定するコンテキスト復元ベース・ポインタを用いるこ
    とによって、該メモリから予め決められた状態プログラ
    ムを取り出すようにさらに構成され、そして 前記予め決められた状態プログラムが、システムにより
    実行され、前記機能ブロックを予め決められたコンテキ
    ストに復元する ことを特徴とするシステム。
  7. 【請求項７】請求の範囲第１項に記載のシステムであっ
    て、 前記制御手段が直接メモリ・アクセス・コントローラで
    あることを特徴とするシステム。
  8. 【請求項８】請求の範囲第１項に記載のシステムであっ
    て、 プロセサがグラフィックス・プロセサであることを特徴
    とするシステム。
  9. 【請求項９】メモリに接続されたマルチクスキング・プ
    ロセサで用いるように適合され且つタスクを実行する１
    つ又はそれ以上の機能ブロックを有する、コンテキスト
    切り換えシステムに於いて、タスクを保存、復元、及び
    切り換える方法であって、機能ブロックはレジスタを有
    し、該レジスタは、ある決められた時点でシステムのコ
    ンテキストを表す状態データを記憶し、その方法が、 保存コマンド、切り換えコマンド、及び割り込み信号の
    中の１つを受け取り、それに対応してコンテキスト保存
    命令を生成するステップと、 前記コンテキスト保存命令を機能ブロックに渡すステッ
    プと、 前記コンテキスト保存命令を機能ブロックで受け取り、
    さらにそれに対応して、状態プログラムを生成するステ
    ップと、当該ステップにおける前記状態プログラムは、
    コンテキストが後に復元可能なように、１つ又はそれ以
    上のレジスタ・ロード命令及び該システムのコンテキス
    トを表す状態データを含み、そして 該メモリ内のコンテキスト・データ・バッファ領域に前
    記状態プログラムを記憶するステップと、 から成ることを特徴とする方法。
  10. 【請求項１０】請求の範囲第９項に記載の方法であっ
    て、 メモリ内で前記状態プログラムを記憶する前記コンテキ
    スト・データ・バッファのベース・アドレスを指定する
    コンテキスト領域ベース・ポインタを供給するステップ
    からさらに成ることを特徴とする方法。
  11. 【請求項１１】請求の範囲第10項に記載の方法であっ
    て、 前記状態ブロックを前記コンテキスト・データ・バッフ
    ァに記憶する前に前記状態ブロックをコンテキスト・キ
    ューに一時的に記憶するステップからさらに成ることを
    特徴とする方法。
  12. 【請求項１２】請求の範囲第10項に記載の方法であっ
    て、 前記コンテキスト保存命令を、１つの機能ブロックから
    次のものへと直列に渡すステップとからさらに成り、そ
    して ここで一つの特定の機能ブロックの状態データは、前記
    コンテキスト保存命令が次の機能ブロックに渡される前
    にまず前記コンテキスト・キューに転送されることを特
    徴とする方法。
  13. 【請求項１３】請求の範囲第11項に記載の方法であっ
    て、 復元命令を受け取るステップと、 前記復元命令に対応して、該メモリ内の前記予め決めら
    れたコンテキスト・データ・バッファのアドレスを指定
    するコンテキスト復元ベース・ポインタを用いることに
    よって、該メモリ内の予め決められたコンテキスト・デ
    ータ・バッファから予め決められた状態プログラムを取
    り出すステップと、そして 前記の予め決められた状態プログラムを実行し該機能ブ
    ロックを予め決められたコンテキストに復元するステッ
    プと、 からさらに成ることを特徴とする方法。
JP51215194A 1992-11-09 1993-11-02 コンテキスト切り換え装置及び方法 Expired - Lifetime JP3253303B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/973,344 US5428779A (en) 1992-11-09 1992-11-09 System and method for supporting context switching within a multiprocessor system having functional blocks that generate state programs with coded register load instructions
US07/973,344 1992-11-09
US973,344 1992-11-09
PCT/US1993/010477 WO1994011816A1 (en) 1992-11-09 1993-11-02 Context switching system and method

Publications (2)

Publication Number Publication Date
JPH08505965A JPH08505965A (ja) 1996-06-25
JP3253303B2 true JP3253303B2 (ja) 2002-02-04

Family

ID=25520787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51215194A Expired - Lifetime JP3253303B2 (ja) 1992-11-09 1993-11-02 コンテキスト切り換え装置及び方法

Country Status (3)

Country Link
US (1) US5428779A (ja)
JP (1) JP3253303B2 (ja)
WO (1) WO1994011816A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490272A (en) * 1994-01-28 1996-02-06 International Business Machines Corporation Method and apparatus for creating multithreaded time slices in a multitasking operating system
DE19500957A1 (de) * 1994-07-19 1996-01-25 Bosch Gmbh Robert Verfahren zur Steuerung von technischen Vorgängen oder Prozessen
US5694333A (en) * 1995-04-19 1997-12-02 National Instruments Corporation System and method for performing more efficient window context switching in an instrumentation system
US5794037A (en) * 1995-05-01 1998-08-11 Intergraph Corporation Direct access to slave processing by unprotected application using context saving and restoration
US5760792A (en) * 1995-05-01 1998-06-02 Intergraph Corporation Fifo logical addresses for control and error recovery
US5659749A (en) * 1995-05-08 1997-08-19 National Instruments Corporation System and method for performing efficient hardware context switching in an instrumentation system
US6601081B1 (en) * 1995-06-30 2003-07-29 Sun Microsystems, Inc. Method and apparatus for context maintenance in windows
US5898864A (en) * 1995-09-25 1999-04-27 International Business Machines Corporation Method and system for executing a context-altering instruction without performing a context-synchronization operation within high-performance processors
US5812823A (en) * 1996-01-02 1998-09-22 International Business Machines Corporation Method and system for performing an emulation context save and restore that is transparent to the operating system
US5708808A (en) * 1996-02-27 1998-01-13 Shoichi; Horio Method and apparatus for concurrency with critical regions
US5960212A (en) * 1996-04-03 1999-09-28 Telefonaktiebolaget Lm Ericsson (Publ) Universal input/output controller having a unique coprocessor architecture
US6134601A (en) 1996-06-17 2000-10-17 Networks Associates, Inc. Computer resource management system
US6061711A (en) * 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
US6247040B1 (en) 1996-09-30 2001-06-12 Lsi Logic Corporation Method and structure for automated switching between multiple contexts in a storage subsystem target device
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
US6212542B1 (en) * 1996-12-16 2001-04-03 International Business Machines Corporation Method and system for executing a program within a multiscalar processor by processing linked thread descriptors
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
US6065114A (en) * 1998-04-21 2000-05-16 Idea Corporation Cover instruction and asynchronous backing store switch
US6293712B1 (en) 1997-09-30 2001-09-25 Institute For The Development Of Emerging Architectures, Llc Method and apparatus for constructing a stack unwind data structure
US6263401B1 (en) * 1997-09-30 2001-07-17 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for transferring data between a register stack and a memory resource
US6314513B1 (en) 1997-09-30 2001-11-06 Intel Corporation Method and apparatus for transferring data between a register stack and a memory resource
US6223208B1 (en) * 1997-10-03 2001-04-24 International Business Machines Corporation Moving data in and out of processor units using idle register/storage functional units
US5893159A (en) * 1997-10-22 1999-04-06 International Business Machines Corporation Methods and apparatus for managing scratchpad memory in a multiprocessor data processing system
US5987495A (en) * 1997-11-07 1999-11-16 International Business Machines Corporation Method and apparatus for fully restoring a program context following an interrupt
US6112292A (en) * 1998-04-21 2000-08-29 Idea Corporation Code sequence for asynchronous backing store switch utilizing both the cover and LOADRS instructions
US6219783B1 (en) 1998-04-21 2001-04-17 Idea Corporation Method and apparatus for executing a flush RS instruction to synchronize a register stack with instructions executed by a processor
US6115777A (en) * 1998-04-21 2000-09-05 Idea Corporation LOADRS instruction and asynchronous context switch
US6189112B1 (en) * 1998-04-30 2001-02-13 International Business Machines Corporation Transparent processor sparing
US6115829A (en) * 1998-04-30 2000-09-05 International Business Machines Corporation Computer system with transparent processor sparing
IL124594A0 (en) 1998-05-21 1998-12-06 Nds Ltd Context saving system
US6401155B1 (en) 1998-12-22 2002-06-04 Philips Electronics North America Corporation Interrupt/software-controlled thread processing
US6275749B1 (en) 1998-12-22 2001-08-14 Philips Electronics North America Corporation Interrupt-controlled thread processing
US6526431B1 (en) * 1999-02-26 2003-02-25 Intel Corporation Maintaining extended and traditional states of a processing unit in task switching
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
ATE534074T1 (de) * 1999-09-01 2011-12-15 Intel Corp Kontextwechselbefehl für multithread-prozessor
CA2383532A1 (en) * 1999-09-01 2001-03-08 Intel Corporation Branch instruction for processor architecture
DE19954407A1 (de) * 1999-11-12 2001-05-17 Gfs Systemtechnik Gmbh & Co Kg Verfahren zum direkten Aufrufen einer Funktion mittels eines Softwaremoduls durch einen Prozessor mit einer Memory-Management-Unit (MMU)
US7093260B1 (en) * 2000-05-04 2006-08-15 International Business Machines Corporation Method, system, and program for saving a state of a task and executing the task by a processor in a multiprocessor system
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US7437724B2 (en) 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
JP2003345612A (ja) * 2002-05-28 2003-12-05 Sony Corp 演算処理システム、コンピュータ・システム上でのタスク制御方法、並びにコンピュータ・プログラム
US6981083B2 (en) * 2002-12-05 2005-12-27 International Business Machines Corporation Processor virtualization mechanism via an enhanced restoration of hard architected states
US7254696B2 (en) * 2002-12-12 2007-08-07 Alacritech, Inc. Functional-level instruction-set computer architecture for processing application-layer content-service requests such as file-access requests
US7424556B1 (en) * 2004-03-08 2008-09-09 Adaptec, Inc. Method and system for sharing a receive buffer RAM with a single DMA engine among multiple context engines
JP4204522B2 (ja) * 2004-07-07 2009-01-07 株式会社東芝 マイクロプロセッサ
US7793160B1 (en) * 2005-03-29 2010-09-07 Emc Corporation Systems and methods for tracing errors
WO2006111881A2 (en) * 2005-04-22 2006-10-26 Nxp B.V. Implementation of multi-tasking on a digital signal processor
US7308565B2 (en) * 2005-06-15 2007-12-11 Seiko Epson Corporation Saving/restoring task state data from/to device controller host interface upon command from host processor to handle task interruptions
US20060294344A1 (en) * 2005-06-28 2006-12-28 Universal Network Machines, Inc. Computer processor pipeline with shadow registers for context switching, and method
US8316220B2 (en) * 2005-09-27 2012-11-20 Sony Computer Entertainment Inc. Operating processors over a network
US7620747B1 (en) * 2005-10-12 2009-11-17 Nvidia Corporation Software based native command queuing
US20070101325A1 (en) * 2005-10-19 2007-05-03 Juraj Bystricky System and method for utilizing a remote memory to perform an interface save/restore procedure
US7500049B2 (en) * 2005-10-31 2009-03-03 Intel Corporation Providing a backing store in user-level memory
US7580040B2 (en) * 2005-11-10 2009-08-25 Via Technologies, Inc. Interruptible GPU and method for processing multiple contexts and runlists
US7545381B2 (en) * 2005-11-10 2009-06-09 Via Technologies, Inc. Interruptible GPU and method for context saving and restoring
US7590774B2 (en) * 2005-12-01 2009-09-15 Kabushiki Kaisha Toshiba Method and system for efficient context swapping
US7439988B1 (en) 2005-12-05 2008-10-21 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives with respect to a clipping plane
US7616218B1 (en) 2005-12-05 2009-11-10 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives
US8056088B1 (en) * 2005-12-13 2011-11-08 Nvidia Corporation Using scan chains for context switching
US7714877B1 (en) 2005-12-19 2010-05-11 Nvidia Corporation Apparatus, system, and method for determining clipping distances
US7420572B1 (en) * 2005-12-19 2008-09-02 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives with accelerated context switching
US8191085B2 (en) 2006-08-29 2012-05-29 Freescale Semiconductor, Inc. Method and apparatus for loading or storing multiple registers in a data processing system
JP2008299501A (ja) * 2007-05-30 2008-12-11 Sanyo Electric Co Ltd プロセッサ
US8082426B2 (en) * 2008-11-06 2011-12-20 Via Technologies, Inc. Support of a plurality of graphic processing units
US8424014B2 (en) * 2009-02-27 2013-04-16 International Business Machines Corporation Method for pushing work request-associated contexts into an IO device
DE102011119004A1 (de) * 2011-11-19 2013-05-23 Diehl Aerospace Gmbh Grafikverarbeitungsvorrichtung, Anzeigevorrichtung für ein Flugzeugcockpit sowie Verfahren zur Anzeige von Grafikdaten
US8909892B2 (en) 2012-06-15 2014-12-09 Nokia Corporation Method, apparatus, and computer program product for fast context switching of application specific processors
CN111581124A (zh) * 2019-02-19 2020-08-25 睿宽智能科技有限公司 可缩短内文交换时间的方法及其半导体装置
CN113076182B (zh) * 2021-03-24 2024-03-29 成都海光集成电路设计有限公司 计算任务的恢复方法、装置、用户设备及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614742A (en) * 1968-07-09 1971-10-19 Texas Instruments Inc Automatic context switching in a multiprogrammed multiprocessor system
US3944985A (en) * 1973-10-19 1976-03-16 Texas Instruments Incorporated Workspace addressing system
US4445173A (en) * 1981-09-11 1984-04-24 Data General Corporation Improved system for saving and restoring state in call and return operations
US4562538A (en) * 1983-05-16 1985-12-31 At&T Bell Laboratories Microprocessor having decision pointer to process restore position
US4658351A (en) * 1984-10-09 1987-04-14 Wang Laboratories, Inc. Task control means for a multi-tasking data processing system
US5142677A (en) * 1989-05-04 1992-08-25 Texas Instruments Incorporated Context switching devices, systems and methods
US5008812A (en) * 1988-03-18 1991-04-16 Digital Equipment Corporation Context switching method and apparatus for use in a vector processing system
US5127098A (en) * 1989-04-12 1992-06-30 Sun Microsystems, Inc. Method and apparatus for the context switching of devices

Also Published As

Publication number Publication date
US5428779A (en) 1995-06-27
JPH08505965A (ja) 1996-06-25
WO1994011816A1 (en) 1994-05-26

Similar Documents

Publication Publication Date Title
JP3253303B2 (ja) コンテキスト切り換え装置及び方法
US5161226A (en) Microprocessor inverse processor state usage
US6331857B1 (en) Packetized command interface to a graphics processor
US5613114A (en) System and method for custom context switching
JP3335172B2 (ja) データ処理システム及びそれに使用するための入出力プロセッサ
US6282638B1 (en) Virtual shadow registers and virtual register windows
US5444853A (en) System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US8972699B2 (en) Multicore interface with dynamic task management capability and task loading and offloading method thereof
US6820187B2 (en) Multiprocessor system and control method thereof
JP3273202B2 (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
JPS6040067B2 (ja) 分散制御型多重処理システム
JP3439033B2 (ja) 割り込み制御装置及びプロセッサ
KR100834180B1 (ko) 프로그램/명령어의 실행을 구동하는 “ｌ”구동법 및그것의 아키텍처와 프로세서
JP2001216194A (ja) 演算処理装置
US6779180B1 (en) Apparatus and method for preventing stack overflow from synchronous completion of asynchronous functions
US20040098722A1 (en) System, method, and computer program product for operating-system task management
US6820153B2 (en) Interrupt processing and memory management method in an operation processing device and a device using the same
JPWO2008114415A1 (ja) マルチプロセッシングシステム
US6675238B1 (en) Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JP3067253B2 (ja) データ処理装置
JPH0754467B2 (ja) データ処理装置
EP1104899A2 (en) Data processing apparatus and method of controlling the same
JPH06324861A (ja) Ｃｐｕ制御システム及び制御方法
JP2933560B2 (ja) 多重パイプラインを有する情報処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

EXPY Cancellation because of completion of term