JPS6180453A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPS6180453A JPS6180453A JP20177784A JP20177784A JPS6180453A JP S6180453 A JPS6180453 A JP S6180453A JP 20177784 A JP20177784 A JP 20177784A JP 20177784 A JP20177784 A JP 20177784A JP S6180453 A JPS6180453 A JP S6180453A
- Authority
- JP
- Japan
- Prior art keywords
- program
- register
- data register
- vector
- job
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ベクトル命令を高速に処理するベクトル処理
装置に関する。
装置に関する。
ベクトル処理装置の概略構成を第３図に示す６１は処理
装置の命令とベクトルデータが格納されている主記憶装
置（ＭＳ）、２はベクトル演算に必要なベクトルデータ
及びその結果を格納するデータレジスタ（ＤＲ）、３は
演算器、４は命令解読制御部である。ＭＳＬから読み出
された命令は命令解読部４に送られ、データレジスタ２
．演算器３を制御する。ベクトル演算は次、のように行
われる。ＭＳＩから読み出されたベクトルデータは。
装置の命令とベクトルデータが格納されている主記憶装
置（ＭＳ）、２はベクトル演算に必要なベクトルデータ
及びその結果を格納するデータレジスタ（ＤＲ）、３は
演算器、４は命令解読制御部である。ＭＳＬから読み出
された命令は命令解読部４に送られ、データレジスタ２
．演算器３を制御する。ベクトル演算は次、のように行
われる。ＭＳＩから読み出されたベクトルデータは。
−担ＤＲ２に格納され、更に演算器３へ転送され演算が
行われる。演算結果はＤＲ２へ格納される。
行われる。演算結果はＤＲ２へ格納される。
最終結果はＭＳＩに格納される。
ところで、一般にベクトル処理装置は、ＣＰＵ使用効率
を上げるため、複数のプログラムを時間区切りで処理す
るマルチジョブで使用される。マルチジョブによるジ１
ブの切換処理は制御プログラムにより制御される。
を上げるため、複数のプログラムを時間区切りで処理す
るマルチジョブで使用される。マルチジョブによるジ１
ブの切換処理は制御プログラムにより制御される。
今、プログラムｌは次の２項加算とする。
ＤＯ１０Ｉ＝１． Ｎ
Ａ （Ｉ） ＝Ｂ （Ｉ） ＋（？（Ｉ）（Ｉ）１０
Ｃ０ＮＴＩＮＵＥ これを機械語で表わすと次のようになる。
Ｃ０ＮＴＩＮＵＥ これを機械語で表わすと次のようになる。
ＬＯＡＤ Ｂ ｍ−＋ＤＲＯ
ＬＯＡＤ Ｃ（１）→ＤＲＩ
ＡＤＤ ＤＲＯ＋ＤＲ１→Ｄ Ｒ２（１）ＳＴＯ
ＲＥ ＤＲ２→Ａ（Ｉ） 、
（２）また、プログラム２は次の２項乗算とする。
ＲＥ ＤＲ２→Ａ（Ｉ） 、
（２）また、プログラム２は次の２項乗算とする。
ＤＯ２０Ｉ＝１．Ｍ
ｘ （Ｉ） ＝Ｙ （Ｉ） ＊ｚ （Ｉ）２０ Ｃ０Ｎ
ＴＩＮＥ これを機械語で表わすと次のようになる。
ＴＩＮＥ これを機械語で表わすと次のようになる。
ＬＯＡＤ Ｙ （Ｉ）→ＤＲＯ
ＬＯＡＤ Ｚ ｍ −＋ＤＲＩ
ＭＵＬＴ ＤＲＯ）ｋＤＲ１→ＤＲ２ＳＴＯＲＥ
ＤＲ２−）Ｘ （Ｉ） 第４図は、この２つのプログラムをマチルジョブの環境
で流したとき、時刻Ｔｌでプログラム１の命令（１）と
命令（２）の間でジョブ切換が起き、プログラム２を実
行した後、再びジョブが切換り、命令（２）からプログ
ラム１の実行を再開したときのタイムチャートである。
ＤＲ２−）Ｘ （Ｉ） 第４図は、この２つのプログラムをマチルジョブの環境
で流したとき、時刻Ｔｌでプログラム１の命令（１）と
命令（２）の間でジョブ切換が起き、プログラム２を実
行した後、再びジョブが切換り、命令（２）からプログ
ラム１の実行を再開したときのタイムチャートである。
ここで、プログラム１の実行時、 命令（１）で加算し
たＤＲ２を保証するため、制御プログラムは処理１でデ
ータレジスタを含むレジスタ群の値を主記憶に退避し、
処理２でこれらの値をレジスタ群へ回復する。プログラ
ム２の実行中にジョブ切換えがあったときも同様である
。
たＤＲ２を保証するため、制御プログラムは処理１でデ
ータレジスタを含むレジスタ群の値を主記憶に退避し、
処理２でこれらの値をレジスタ群へ回復する。プログラ
ム２の実行中にジョブ切換えがあったときも同様である
。
このように、ジョブ切換え時、制御プログラムは、中断
されたジョブのレジスタ群の値を退避し。
されたジョブのレジスタ群の値を退避し。
再開されるジョブのレジスタ群の値を回復する処理をお
こなう必要がある。この処理は、１回につき数十マイク
ロ秒かかり、−要素の演算を数ナノ秒でおこなうベクト
ル処理装置にとって決して小さな値ではない、更に、こ
の処理は１秒間に数百回発生し、ベクトル処理装置の処
理効率を低下させる要因となっている。
こなう必要がある。この処理は、１回につき数十マイク
ロ秒かかり、−要素の演算を数ナノ秒でおこなうベクト
ル処理装置にとって決して小さな値ではない、更に、こ
の処理は１秒間に数百回発生し、ベクトル処理装置の処
理効率を低下させる要因となっている。
ベクトル演算の高速化の例として、特開昭５７−１６２
０７１号があるが、ここではマルチジョブのジョブ切換
の高速化が考慮されていない。
０７１号があるが、ここではマルチジョブのジョブ切換
の高速化が考慮されていない。
本発明の目的は、ベクトル処理装置をマルチジョブで使
用したときの、データレジスタの退避回復を不要とし、
ジョブ切換のオーバヘッドを小さくする手段を提供する
ことにある。
用したときの、データレジスタの退避回復を不要とし、
ジョブ切換のオーバヘッドを小さくする手段を提供する
ことにある。
本発明は、主記憶から読み出されるベクトルデータおよ
びその演算結果のベクトルデータを格納するためのデー
タレジスタを多面化し、該多面化したデータレジスタの
１面と１つのジョブを対決させるようにする。これによ
り、マルチジョブ環境で実行中、ジョブ切換のために中
断されたジョブのデータレジスタの値は、他のジョブで
使用され破壊されることが無くなり、退避回復処理が不
要となる。
びその演算結果のベクトルデータを格納するためのデー
タレジスタを多面化し、該多面化したデータレジスタの
１面と１つのジョブを対決させるようにする。これによ
り、マルチジョブ環境で実行中、ジョブ切換のために中
断されたジョブのデータレジスタの値は、他のジョブで
使用され破壊されることが無くなり、退避回復処理が不
要となる。
第１図は本発明の一実施例の概略構成図で、データレジ
スタ２がＲＯＯ，ＲＩＯ，Ｒ２０とＲｏｌ、Ｒ１ｌ、Ｒ
２１のように２面化されている点が第３図と異っている
。このデータレジスタ２の１面と１つのジ３ブを対応さ
せる。
スタ２がＲＯＯ，ＲＩＯ，Ｒ２０とＲｏｌ、Ｒ１ｌ、Ｒ
２１のように２面化されている点が第３図と異っている
。このデータレジスタ２の１面と１つのジ３ブを対応さ
せる。
第２図に２面化されたデータレジスタとその制御回路の
詳細を示す。第２図において、データレジスタｌＯはブ
ロックＯのＲＯＯとブロックｌのＲｏｌの２面から成る
。ブロックアドレスラッチ１１は、２面のデータレジス
タ１０のうち、いずれを使うかを決めているラッチであ
る。このブロックアドレスラッチ１１の状態は、状態変
更命令を命令解読制御部４にて解読されたときの信号３
０により変更でき、その内容は状態変更命令のオペラン
ドにより定まる信号３１によって決まる。
詳細を示す。第２図において、データレジスタｌＯはブ
ロックＯのＲＯＯとブロックｌのＲｏｌの２面から成る
。ブロックアドレスラッチ１１は、２面のデータレジス
タ１０のうち、いずれを使うかを決めているラッチであ
る。このブロックアドレスラッチ１１の状態は、状態変
更命令を命令解読制御部４にて解読されたときの信号３
０により変更でき、その内容は状態変更命令のオペラン
ドにより定まる信号３１によって決まる。
ブロックアドレスラッチ１１が′０″のとき、データレ
ジスタ書き込み信号３６はアンドゲート１４、信号線３
７を通ってブロックＯのデータレジスタＲＯＯに与えら
れる。この時、ＭＳＩあるいは演算器３からのデータは
、選択回路３９．データ線２０を通ってデータレジスタ
ＲＯＯに書き込まれる。ブロックアドレスラッチ１１が
１″のときは、データレジスタ書き込み信号３６はアン
ドゲート１５．信号線３８を通ってブロック１のデータ
レジスタＲｏｔに与えられ、該Ｒｏｔに対する書き込み
が行われる。３３はブロック０．１のＲＯＯ，ＲＯｌを
共通に指定する書き込み要素アドレス信号である。一方
、読み出しは、ブロックアドレスラッチ１１がＩＩ Ｏ
１１のとき１選択回路４゜がＲＯＯ側を選択することに
より、ＲＯＯがら読み出されたデータが選択回路２１を
介してＭＳＬあるいは演算器３へ転送される。ブロック
アトレイラッチ１１がＩＩ Ｉ Ｈ′のときは、！！択
回路４０はＲｏｌ側を選択し、Ｒｏｌから読み出された
データがＭＳＩあるいは演算器３へ転送される。３５は
ブロック０．１のＲＯＯ，ＲＯｌを共通に指定する読み
出し要素アドレス信号である。データレジスタＲＯＩと
Ｒ１１，Ｒ２０とＲ２１の動作も同様である。
ジスタ書き込み信号３６はアンドゲート１４、信号線３
７を通ってブロックＯのデータレジスタＲＯＯに与えら
れる。この時、ＭＳＩあるいは演算器３からのデータは
、選択回路３９．データ線２０を通ってデータレジスタ
ＲＯＯに書き込まれる。ブロックアドレスラッチ１１が
１″のときは、データレジスタ書き込み信号３６はアン
ドゲート１５．信号線３８を通ってブロック１のデータ
レジスタＲｏｔに与えられ、該Ｒｏｔに対する書き込み
が行われる。３３はブロック０．１のＲＯＯ，ＲＯｌを
共通に指定する書き込み要素アドレス信号である。一方
、読み出しは、ブロックアドレスラッチ１１がＩＩ Ｏ
１１のとき１選択回路４゜がＲＯＯ側を選択することに
より、ＲＯＯがら読み出されたデータが選択回路２１を
介してＭＳＬあるいは演算器３へ転送される。ブロック
アトレイラッチ１１がＩＩ Ｉ Ｈ′のときは、！！択
回路４０はＲｏｌ側を選択し、Ｒｏｌから読み出された
データがＭＳＩあるいは演算器３へ転送される。３５は
ブロック０．１のＲＯＯ，ＲＯｌを共通に指定する読み
出し要素アドレス信号である。データレジスタＲＯＩと
Ｒ１１，Ｒ２０とＲ２１の動作も同様である。
マルチジョブで２つのプログラムを実行させるとき、ブ
ロックアドレスラッチ１１を０″にしてプログラム１を
走らせ、データレジスタ０側を使用可能にする。ジョブ
切換えが起きたら制御プログラム中でブロックアドレス
ラッチ１１をｌ”にする状態変更命令を発行し、データ
レジスタＯ側を使用不可、ｌ側を使用可能にし、てプロ
グラム２を実行する。再びジョブ切換えが起き、プログ
ラム２を中断してプログラム１を再開するときは。
ロックアドレスラッチ１１を０″にしてプログラム１を
走らせ、データレジスタ０側を使用可能にする。ジョブ
切換えが起きたら制御プログラム中でブロックアドレス
ラッチ１１をｌ”にする状態変更命令を発行し、データ
レジスタＯ側を使用不可、ｌ側を使用可能にし、てプロ
グラム２を実行する。再びジョブ切換えが起き、プログ
ラム２を中断してプログラム１を再開するときは。
制御プログラム中で状態変更命令によりブロックアドレ
スラッチ１１を１１０１＋に戻すことにり、中断前のデ
ータレジスタ０側の値をそのまま使い、ベクトル処理が
続行できる。
スラッチ１１を１１０１＋に戻すことにり、中断前のデ
ータレジスタ０側の値をそのまま使い、ベクトル処理が
続行できる。
実施例では、データレジスタを２面としたが。
３面以上でも実施できることは明らかである。
本発明によれば、ベクトル処理装置において。
数ミリ秒に１回発生するジョブ切換えで数十マイクロ秒
かかるデータレジスタの退避回復が不要となり１代りに
数十ナノ秒の状態変更命令を発行すればよく、切換えオ
ーバヘッドの大巾な削減が可能となり、ベクトル処理装
置の使用効率が高くなる。一方、データレジスタ数キロ
語を退避してお（主記憶エリアが不要となり、主記憶の
節約にもなる。
かかるデータレジスタの退避回復が不要となり１代りに
数十ナノ秒の状態変更命令を発行すればよく、切換えオ
ーバヘッドの大巾な削減が可能となり、ベクトル処理装
置の使用効率が高くなる。一方、データレジスタ数キロ
語を退避してお（主記憶エリアが不要となり、主記憶の
節約にもなる。
第１図は本発明の一実施例の概要構成図、第２図は２面
化したデータレジスタとその制御回路の具体的構成図、
第３図は従来のベクトル処理装置の概略構成図、第４図
はマルチジョブでの処理を説明するタイムチャートであ
る。 １・・・主記憶装置、 ２・・・データレジスタ。 ３・・・演算器、 ４・・・命令解読制御部、ＲＯＯ，
Ｒｏｔ、ＲＩＯ，Ｒ１１，’Ｒ２０，Ｒ２１・・・２面
化されたデータレジスタ。 第１図 第３図 第２図 第４図
化したデータレジスタとその制御回路の具体的構成図、
第３図は従来のベクトル処理装置の概略構成図、第４図
はマルチジョブでの処理を説明するタイムチャートであ
る。 １・・・主記憶装置、 ２・・・データレジスタ。 ３・・・演算器、 ４・・・命令解読制御部、ＲＯＯ，
Ｒｏｔ、ＲＩＯ，Ｒ１１，’Ｒ２０，Ｒ２１・・・２面
化されたデータレジスタ。 第１図 第３図 第２図 第４図
Claims (1)
- （１）ベクトル演算に必要なベクトルデータを格納する
主記憶装置と、該主記憶装置から読み出されるベクトル
データ、演算結果のベクトルデータを格納するための複
数個のデータレジスタと、ベクトル演算を行う演算器と
を有するベクトル処理装置において、前記複数のデータ
レジスタをそれぞれ多面化し、各々の面を別のジョブに
割り当てる手段を設けたことを特徴とするベクトル処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20177784A JPS6180453A (ja) | 1984-09-28 | 1984-09-28 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20177784A JPS6180453A (ja) | 1984-09-28 | 1984-09-28 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180453A true JPS6180453A (ja) | 1986-04-24 |
Family
ID=16446766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20177784A Pending JPS6180453A (ja) | 1984-09-28 | 1984-09-28 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180453A (ja) |
-
1984
- 1984-09-28 JP JP20177784A patent/JPS6180453A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01124031A (ja) | マイクロ・コンピュータ | |
| KR910007743B1 (ko) | 가상 컴퓨터 시스템 | |
| JPS6180453A (ja) | ベクトル処理装置 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPS6225334A (ja) | 命令処理方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JPH0317138B2 (ja) | ||
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPS61272871A (ja) | ベクトル演算レジスタの制御方式 | |
| JPS6267648A (ja) | 排他制御命令処理方式 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6155741A (ja) | 演算処理装置 | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
| JPH0561669A (ja) | 半導体計算装置および電子機器 | |
| JPS5846444A (ja) | 電子計算機 | |
| JPH02259838A (ja) | プロセッサシステム | |
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPH02230326A (ja) | パイプライン情報処理装置 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH0380355A (ja) | Ｄｍａ転送機構を有する計算機 | |
| JPH01188943A (ja) | 記号処理向きデータ処理方式 | |
| JPH09106353A (ja) | プログラム実行制御回路 |