JPH0317138B2 - - Google Patents

Info

Publication number
JPH0317138B2
JPH0317138B2 JP15266483A JP15266483A JPH0317138B2 JP H0317138 B2 JPH0317138 B2 JP H0317138B2 JP 15266483 A JP15266483 A JP 15266483A JP 15266483 A JP15266483 A JP 15266483A JP H0317138 B2 JPH0317138 B2 JP H0317138B2
Authority
JP
Japan
Prior art keywords
control register
extended
control
processing
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15266483A
Other languages
English (en)
Other versions
JPS6045847A (ja
Inventor
Fumio Matsunoshita
Katsumi Oonishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15266483A priority Critical patent/JPS6045847A/ja
Publication of JPS6045847A publication Critical patent/JPS6045847A/ja
Publication of JPH0317138B2 publication Critical patent/JPH0317138B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数の仮想計算機を多重に実行する
機能をもつ仮想計算機処理システムにおいて、
個々の仮想計算機(以後VMという)ごとに不用
な機能を無効化するための簡単で効率的な制御方
式に関する。
〔技術の背景〕
多重オペレーテイング・システム(OS)機能
をそなえたVM機構では、各OSごとに使用した
り使用しなかつたりする機能がある。たとえばチ
ヤネル動的アドレス変換すなわちCHANNEL
DAT機能がその1つである。このような機能は、
使用しない場合に無効にして置かなければならな
い。さもないと、実行時にその機能を準備するた
めの余分な処理や記憶スペースが必要となり、そ
れだけシステムの処理効率が低下することにな
る。
特定の機能を有効あるいは無効にする制御は、
従来、システム内に設けられている拡張制御レジ
スタの対応するビツトをON,OFFすることによ
つて行なつていた。たとえば上記のCHANNEL
DAT機能を無効にする場合には、命令を用いて、
拡張制御レジスタ内のCHANNEL DATビツト
をOFFに書き替える必要があつた。
しかし、拡張制御レジスタはVM機構全体を制
御しており、その変更や書き替えには、パイプラ
インにインターロツクをかけたり、たとえばチヤ
ネルクロスコールなどのように、機能変更制御に
SVPが介入しなければならない場合があり、そ
のため実行速度が遅くなり、さらにシステム全体
に影響を与えるという問題があつた。
次に、図面を参照して具体的に説明する。
第1図は、VM処理システムの一般的な構成を
示す。図中1は制御プログラム(以後CPとい
う)、2−0,2−1,…2−nはそれぞれCPに
より切替え制御される仮想計算機(以後VM0
VM1,…VMoという)である。また3−0,3
−1,……3−nはそれぞれVM0,VM1,……
VMoの制御レジスタ(ECR)、4はシステム全体
の拡張機能を制御する拡張制御レジスタ(FCR)
である。
このようなVM処理システムでは、CPが各VM
を多重制御して処理を進める。VMが切り替えら
れるとき、拡張制御レジスタ(FCR)の内容も
その都度VMに合わせて設定される。拡張制御レ
ジスタ(FCR)の特定のビツトは、特定の拡張
機能をそのVMにおいて有効化するか無効化する
かを表示し、拡張制御ビツトと呼ばれる。第2図
にCHANNEL DAT制御ビツト例を示す。
次に、拡張制御レジスタ(FCR)の書き替え
のために処理が遅くなる主な理由を、第3図およ
び第4図を用いて説明する。
第3図は、VM切り替えにともなう拡張制御レ
ジスタ(FCR)の書き替え命令のパイプライン
処理例を、単純化して示したものである。図中、
XはVM0の処理、LFCRは書き替え命令、(Load
FCR)の処理、A,B,Cは、それぞれVM1
処理を表わす。図示の例では、VM0からVM1
の切り替えによりLFCRが実行される。しかし通
常、プリフエツチによるパイプライン処理が行な
われているため、VM1のA,B,Cの処理が、
LFCRの実行途中に入る。しかし、LFCRは完了
していないため、これらのプリエツチは無効とな
り、LFCRおよびそれにともなうSVC処理が完了
してから再実行される。このLFCRは、VM0
VM1との間に使用される拡張機能に全く変更が
ない場合でも実行されるから、その度に長い時間
が無駄に費されることになる。
第4図は上記したLFCR命令のパイプライン処
理の詳細フロー図である。図中、D,R,A,
B1,B2,E1,E2,CK,Wはそれぞれパイプライ
ンの処理ステージを表わしている。
まず、において、拡張制御レジスタ(FCR)
の内容すなわち以前のVMの拡張機能表示データ
を作業レジスタに移す。では拡張制御レジスタ
(FCR)に次のVMの拡張機能表示データを設定
する。では作業レジスタの内容と拡張制御レジ
スタの内容とを比較する。ではパイプラインに
インタロツクをかけてSVPに渡すか、あるいは
何もせずに次の処理を行なうかの判断を行なう。
たとえば前述したチヤネルクロスコール機能の場
合には、SVPの介入による機能変更制御が必要
であるため、SVPに渡される。以下、SVPの処
理あるいは次の処理が行なわれる。
以上の一連の処理が全て実行されたとき拡張機
能の書き替え、変更が完了するため、実行速度が
遅くなり、またシステム全体に影響が生じる。
〔発明の目的および構成〕
本発明の目的は、VMの切り替えにともなう拡
張機能の変更処理を簡単かつ高速に実行できる手
段を提供することであり、そのため、拡張制御レ
ジスタの使用可能な全ての拡張制御ビツトを常に
ONに設定しておき、他方各VMごとの拡張制御
ビツトの選択は、各VMの制御レジスタにマスク
ビツトを設けて行なうものである。
本発明の構成は、それにより、仮想計算機機構
をそなえ、かつ個々の仮想計算機を制御するレジ
スタおよびシステム全体の拡張機能を制御するレ
ジスタを有するデータ処理装置において、上記拡
張機能制御レジスタに対するマスクビツトを上記
仮想計算機制御レジスタに設け、各拡張機能の有
効あるいは無効をこの仮想計算機制御レジスタの
マスクビツトをONあるいはOFFにすることによ
り表示し、仮想計算機の切り替えに際して、拡張
機能制御レジスタの書き替えを行なわずにその拡
張制御ビツトを仮想計算機制御レジスタのマスク
ビツトでマスク処理して取り出すことを特徴とし
ている。
〔発明の実施例〕
以下に、本発明の詳細を実施例にしたがつて説
明する。
第5図は、本発明の1実施例の構成図である。
図中、5はCPU、6は拡張制御レジスタ
(FCR)、6aはCHANNEL DAT制御ビツト、
7はVM制御ビツト(ECR)、7aはCHANNEL
DATマスクビツト、8はマスク回路、9はチヤ
ネル処理装置CHPを示す。
拡張制御レジスタ(FCR)6には、システム
内の拡張機能の種類に対応して複数の制御ビツト
が設けられており、それらは全てONに設定され
ている。ただし、図には、便宜上CHANNEL
DAT制御ビツト6aのみが示されている。
たとえば第1図において、CPがVMをVM0
らVM1へ切り替える際、VM1が使用する拡張機
能はVM0の拡張機能に対してCHANNEL DAT
機能を追加すれば足り、他は変更がないという場
合には、CPは、VM1のVM制御レジスタ(ECR)
7に対して書き替え命令を出し、CHANNEL
DATマスクビツト7aをOFFに書き替える。
VM制御レジスタ(ECR)の書き替えは、
LECR命令(Lood ECR)を用いて実行される。
この命令の処理はSVPを介さずに行なわれるの
で、実行速度は速い。
図示のマスク回路8の機能は、両レジスタのビ
ツトをそれぞれA,Bとし、出力をCとしたと
き、・=Cで表わされる。マスク回路から出
力されるCHANNEL DAT制御ビツトは、CHP
に通知され、“ON”の場合、CHANNEL DAT
機能が有効化される。CHANNEL DAT機能を
無効化する場合、たとえばVM1からVM0に切り
替えられる場合についてを、同様な方法でVM制
御レジスタ(ECR)7のCHANNEL DATマス
クビツトをOFFに書き替えることにより実現さ
れる。
以上の方式は、任意のVM間で、また任意の拡
張機能について適用することができる。
〔発明の効果〕
以上述べたように、本発明によれば、VMの切
り替えに際して、拡張機能制御レジスタの書き替
えが必要でなく、パイプラインのインタロツクや
SVPが介入されないため、各VMの拡張機能の変
更処理をを高速化しかつシステムへの影響を軽減
することができる。
【図面の簡単な説明】
第1図はVM処理システムの一般的な構成を示
す図、第2図は従来の拡張制御レジスタの機能説
明図、第3図はVM切り替え時のパイプライン処
理の1例を示す図、第4図は拡張制御レジスタの
書き替え処理を行なうパイプラインのフロー図、
第5図は本発明の1実施例の構成図である。 図中、5はCPU、6は拡張制御レジスタ、6
aはCHANNEL DAT制御ビツト、7はVM制
御レジスタ、7aはCHANNEL DATマスクビ
ツト、8はマスク回路、9はチヤネル処理装置
CHPを表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 仮想計算機機構をそなえ、かつ個々の仮想計
    算機を制御するレジスタおよびシステム全体の拡
    張機能を制御するレジスタを有するデータ処理装
    置において、上記拡張機能制御レジスタに対する
    マスクビツトを上記仮想計算機制御レジスタに設
    け、各拡張機能の有効あるいは無効をこの仮想計
    算機制御レジスタのマスクビツトをONあるいは
    OFFにすることにより表示し、仮想計算機の切
    り替えに際して、拡張機能制御レジスタの書き替
    えを行なわずにその拡張機能ビツトを仮想計算機
    制御レジスタのマスクビツトでマスク処理して取
    り出すことを特徴とする仮想計算機の拡張機能制
    御方式。
JP15266483A 1983-08-22 1983-08-22 仮想計算機の拡張機能制御方式 Granted JPS6045847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15266483A JPS6045847A (ja) 1983-08-22 1983-08-22 仮想計算機の拡張機能制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15266483A JPS6045847A (ja) 1983-08-22 1983-08-22 仮想計算機の拡張機能制御方式

Publications (2)

Publication Number Publication Date
JPS6045847A JPS6045847A (ja) 1985-03-12
JPH0317138B2 true JPH0317138B2 (ja) 1991-03-07

Family

ID=15545385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15266483A Granted JPS6045847A (ja) 1983-08-22 1983-08-22 仮想計算機の拡張機能制御方式

Country Status (1)

Country Link
JP (1) JPS6045847A (ja)

Also Published As

Publication number Publication date
JPS6045847A (ja) 1985-03-12

Similar Documents

Publication Publication Date Title
EP0230350B1 (en) Protection of data in a multiprogramming data processing system
JPH01124031A (ja) マイクロ・コンピュータ
JP2523653B2 (ja) 仮想計算機システム
JPH0317138B2 (ja)
JPS61184643A (ja) 仮想計算機の起動制御方式
JPH03269628A (ja) 例外処理方式
JPS61184644A (ja) 仮想計算機システム制御方式
JP2560120B2 (ja) 演算装置
JP2883489B2 (ja) 命令処理装置
JPS6180453A (ja) ベクトル処理装置
JP3471388B2 (ja) 補助処理装置
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPS60215250A (ja) デ−タ処理装置
JPH0373031A (ja) メモリアクセス制御方式
JPH09282165A (ja) 情報処理装置
JPS5945553A (ja) メモリアドレス方式
JPH05241828A (ja) 命令処理装置
JPH0567972B2 (ja)
JPH01188943A (ja) 記号処理向きデータ処理方式
JPS61109145A (ja) メモリアドレス算出方式
JPH02236656A (ja) マルチプロセッサシステム
JPS61235962A (ja) 仮想計算機システムにおけるアドレス変換方式
JP2010271945A (ja) コンピュータシステム、アプリケーションプログラムのカーネルモード動作支援方法
JPH08305587A (ja) マイクロコンピュータ
JPS61112240A (ja) デ−タ処理装置