JP2560120B2 - 演算装置 - Google Patents

演算装置

Info

Publication number
JP2560120B2
JP2560120B2 JP1298458A JP29845889A JP2560120B2 JP 2560120 B2 JP2560120 B2 JP 2560120B2 JP 1298458 A JP1298458 A JP 1298458A JP 29845889 A JP29845889 A JP 29845889A JP 2560120 B2 JP2560120 B2 JP 2560120B2
Authority
JP
Japan
Prior art keywords
transfer
instruction
instructions
executed
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1298458A
Other languages
English (en)
Other versions
JPH03157722A (ja
Inventor
拓 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1298458A priority Critical patent/JP2560120B2/ja
Publication of JPH03157722A publication Critical patent/JPH03157722A/ja
Application granted granted Critical
Publication of JP2560120B2 publication Critical patent/JP2560120B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置に係わり、特に科学技術
計算を高速に実行するのに好適な演算装置に関するもの
である。
〔従来の技術〕
同時に2つの命令を実行するデータ処理装置の先行技
術の一例として特開昭63−49843号公報に開示されたも
のがある。この先行技術における第1の実施例では、全
命令セットを2つのサブセットに排他的に分割し、2つ
の命令サブセットに対応した実行ユニットを設けること
によって、同時に2つの命令を実行する方式を採用して
いる。また、上記特開昭63−49843号公報の第3の実施
例では、演算器を二重にして任意の2命令を同時に実行
する方式を採用している。
〔発明が解決しようとする課題〕
浮動小数点命令セットとして、 加算 減算 比較 転送 格納 乗算 除算 がある場合、上記特開昭63−49843号公報の第1の実施
例のように命令セットを排他的に2分割して、上から順
に、加算,減算,比較,転送および格納を加減算グルー
プ、乗算および除算を乗除算グループとする。なお、オ
ペランドは、格納命令の格納先がメモリであるのを除い
て、すべてレジスタとする。また、メモリからレジスタ
へのロードは加減算器、乗除算器を直接使用しないので
別扱いとする。
上記のように命令セットを分割した場合には、例えば
乗算と転送の2つの命令は同時に実行することができる
が、例えば加算と転送または格納の2つの命令を同時に
実行することはできない。一方、一般的なプログラムで
は、加減算や乗除算等の演算命令に比べてレジスタ間の
データ転送へメモリへの格納の命令が多くなっており、
加減算の演算命令と乗除算の演算命令が続くのに比べ
て、加減算の演算命令の前後に転送または格納命令が存
在したり、あるいは転送または格納命令等が連続するこ
とが多い。このような場合には、2命令を同時に実行可
能なように構成したにもかかわらず、加減算の演算命令
と転送または格納命令とは1命令ずつしか実行できず、
プログラムを効率良く実行することはできず、処理速度
をあまり向上させることはできなかった。
一方、特開昭63−49843号公報の第3の実施例のよう
に、演算器を二重化すると簡単に同時実行できる命令の
組み合わせを増やすことができ、加減算の演算命令と転
送または格納命令とを同時に実行でき、プログラムを効
率良く実行することは可能であるが、多量のハードウェ
アを追加しなければならず、コスト高になるという問題
がある。また、一般的にプログラム中において、加減算
の演算命令が連続するのは、加減算の演算命令の演算命
令と転送または格納命令とが連続する場合に比べて少な
いと考えられ、演算器の二重化は構造の複雑化、コスト
高に見合う処理速度の向上が得られなかった。
したがって、この発明の目的は、演算器を完全に二重
化することなく少量のハードウェアの追加によって、低
いコストで転送または格納命令と同時に実行できる他の
命令を増やすことができて処理速度を向上させることが
できる演算装置を提供することである。
〔課題を解決するための手段〕
この発明の演算装置は、1つの命令の実行および同時
に行われる2つの命令の実行を制御する制御手段と、複
数の数データを保持する数データ保持手段と、加減算手
段と、乗算手段と、外部のメモリから数データ保持手段
へデータを転送する第1の転送手段と、数データ保持手
段と加減算手段との間で被演算数,演算数および演算結
果を転送する第2の転送手段と、数データ保持手段と乗
算手段との間で被演算数,演算数および演算結果を転送
する第3の転送手段と、加減算手段に付設され数データ
保持手段でのデータの転送と数データ保持手段から外部
のメモリへのデータの格納とを実行する第1の転送・格
納手段と、乗算手段に付設され数データ保持手段でのデ
ータの転送と数データ保持手段から外部のメモリへのデ
ータの格納とを実行する第2の転送・格納手段とを備え
ている。そして、2つの命令を同時に実行する場合に、
2つの命令のうちの一方の命令として第1の転送・格納
手段で実行する命令を選択したときに、2つの命令のう
ちの他方の命令として乗算手段および第2の転送・格納
手段で実行可能な命令のうちの一つを選択し、2つの命
令のうちの一方の命令として第2の転送・格納手段で実
行する命令を選択したときに、2つの命令のうちの他方
の命令として加減算手段および第1の転送・格納手段で
実行可能な命令のうちの一つを選択するようにしてい
る。
請求項(2)記載の演算装置は、請求項(1)記載の
演算装置において、命令が浮動小数点演算命令である。
請求項(3)記載の演算装置は、請求項(1)または
請求項(2)記載の演算装置において、同時に実行する
2つの命令のうちの一方が第1の転送・格納手段で実行
する転送命令および格納命令の何れか一つであるとき
に、2つの命令のうちの他方が乗算手段で実行する乗算
命令であり、2つの命令のうちの一方が第2の転送・格
納手段で実行する転送命令および格納命令の何れか一つ
であるときに、2つの命令のうちの他方が加減算手段で
実行する加算命令,減算命令および比較命令の何れか一
つである。
請求項(4)記載の演算装置は、請求項(1)または
請求項(2)記載の演算装置において、同時に実行する
2つの命令のうちの一方が第1の転送・格納手段で実行
する転送命令および格納命令の何れか一つであるとき
に、2つの命令のうちの他方が第2の転送・格納手段で
実行する転送命令であり、2つの命令のうちの一方が第
2の転送・格納手段で実行する転送命令および格納命令
の何れか一つであるときに、2つの命令のうちの他方が
第1の転送・格納手段で実行する転送命令である。
請求項(5)記載の演算装置は、請求項(1)記載の
演算装置において、乗算手段に除算手段を付加してい
る。
〔作用〕
この発明の構成によれば、2つの命令を同時に実行す
る場合に、2つの命令のうちの一方の命令として第1の
転送・格納手段で実行する命令を選択したときに、2つ
の命令のうちの他方の命令として乗算手段および第2の
転送・格納手段で実行可能な命令のうちの一つを選択
し、2つの命令のうちの一方の命令として第2の転送・
格納手段で実行する命令を選択したときに、2つの命令
のうちの他方の命令として加減算手段および第1の転送
・格納手段で実行可能な命令のうちの一つを選択するよ
うにしているので、転送および格納の何れか一つの命令
を実行する場合に、それと同時に加算、減算,乗算(請
求項(5)の場合は除算も含む)および転送の何れか一
つの命令を実行することができることになる。
例えば、加算と転送および格納の何れか一つとを同時
実行する場合には、加減算手段で加算を実行し、乗算手
段(請求項(5)では乗除算手段となる)に付設した第
2の転送・格納手段で転送および格納の何れか一つを実
行する。また、乗算と転送および格納の何れか一つとを
同時実行する場合には、加減算手段に付設した第1の転
送・格納手段で転送および格納の何れか一つを実行し、
乗算手段で乗算を実行する。また、転送および格納の何
れか一つの転送とを同時実行する場合には、第1の転送
・格納手段で転送および格納の何れか一つを実行し、第
2の転送・格納手段で転送を実行する。
以上のように、数データ保持手段でのデータの転送と
数データ保持手段から外部のメモリへのデータの格納と
を実行する第1の転送・格納手段を加算手段に付設し、
数データ保持手段でのデータの転送と数データ保持手段
から外部のメモリへのデータの格納とを実行する第2の
転送・格納手段を乗算手段に付設する少量のハードウェ
アの追加のみにより、低いコストで転送命令または格納
命令と同時に実行できる他の命令を増やすことができて
処理速度を向上させることができる。
〔実施例〕
以下、この発明の一実施例を図面を用いて説明する。
第1図はこの発明の一実施例の浮動小数点演算装置の
ブロック図を示す。第1図において、1は制御ユニット
であり、浮動小数点演算装置の全体の制御を司る(1つ
の命令の実行および同時に行われる2つの命令の実行を
制御する制御手段に対応する)。2は浮動小数点レジス
タ(複数の数データを保持する数データ保持手段に対応
する)であり、この実施例では32個のレジスタから構成
されているとする。
3は外部のメモリ(図示せず)から浮動小数点レジス
タ2への入力ポート、4は第1実行ユニットAから浮動
小数点レジスタ2への入力ポート、5は第2実行ユニッ
トBから浮動小数点レジスタ2への入力ポート、6およ
び7は浮動小数点レジスタ2から第一実行ユニットAへ
の出力ポート、8および9は浮動小数点レジスタ2から
第2実行ユニットBへの出力ポートである。
10は第1実行ユニットA用の被演算数レジスタ、11は
第1実行ユニットA用の演算数レジスタ、12は第2実行
ユニットB用の被演算数レジスタ、13は第2実行ユニッ
トB用の演算数レジスタである。
14は加減算器(加減算手段に対応する)であり、加
算,減算,比較の各命令を実行する。15は転送および格
納のための経路である。16は加減算器14の演算結果と経
路15上の転送または格納データを選択するマルチプレク
サであり、選択結果は第1実行ユニットA用の結果レジ
スタ17にラッチされる。18は乗除算器(乗除算手段に対
応する)であり、乗算および除算の各命令を実行する。
19は転送および格納のための経路であり、20は乗除算器
18の演算結果と経路19上の転送または格納データを選択
するマルチプレクサであり、選択結果は第2実行ユニッ
トB用の結果レジスタ21にラッチされる。
22は第1実行ユニットAまたは第2実行ユニットBが
格納命令を実行する場合に外部のメモリへの格納データ
を選択するマルチプレクサである。23は外部のメモリへ
のデータ出力線である。
上記において、入力ポート3およびこの入力ポート3
へのデータの入力を制御する制御ユニット1が外部のメ
モリから数データ保持手段である浮動小数点レジスタ2
へデータを転送する第1の転送手段を構成する。
また、出力ポート6,7,被演算数レジスタ10,演算数レ
ジスタ11および結果レジスタ17ならびに出力ポート6,7
からのデータの出力と被演算数レジスタ10,演算数レジ
スタ11および結果レジスタ17とを制御する制御ユニット
1が数データ保持手段である浮動小数点レジスタ2と加
減算手段である加減算器14との間で被演算数,演算数お
よび演算結果を転送する第2の転送手段を構成する。
さらに、出力ポート8,9,被演算レジスタ12,演算数レ
ジスタ13および結果レジスタ21ならびに出力ポート8,9
からのデータの出力と被演算数レジスタ12,演算数レジ
スタ13および結果レジスタ21とを制御する制御ユニット
1が数データ保持手段である浮動小数点レジスタ2と乗
除算手段である乗除算器18との間で被演算数,演算数お
よび演算結果を転送する第3の転送手段を構成する。
また、転送および格納のための経路15および出力ポー
ト7,演算数レジスタ11,マルチプレクサ16,結果レジスタ
17およびマルチプレクサ22ならびにこれらを制御する制
御ユニット1が、数データ保持手段でのデータの転送と
数データ保持手段から外部のメモリへのデータの格納と
を実行する第1の転送・格納手段を構成する。
また、転送および格納のための経路19および出力ポー
ト9,演算数レジスタ13,マルチプレクサ20,結果レジスタ
21およびマルチプレクサ22ならびにこれらを制御する制
御ユニット1が、数データ保持手段でのデータの転送と
数データ保持手段から外部のメモリへのデータの格納と
を実行する第2の転送・格納手段を構成する。
以上のように浮動小数点演算装置を構成することによ
り、浮動小数点レジスタ2のコンフリクトがない場合、
連続する2命令に対して、例えば、加算,減算,比較の
うちどれか1つを第1実行ユニットAで実行すると同時
に、転送,格納のうちどれか1つを第2実行ユニットB
で実行できる。
また逆に、乗算,除算のうちどれか1つを第2実行ユ
ニットBで実行すると同時に、転送,格納のうちどれか
1つを第1実行ユニットAで実行できる。
さらに、転送,格納のうちどれか一つを第1実行ユニ
ットAで実行すると同時に、転送を第2実行ユニットB
で実行できる。
以上のように、この実施例は、浮動小数点レジスタ2
のレジスタ間のデータの転送と浮動小数点レジスタ2か
ら外部のメモリへのデータの格納とを実行する第1およ
び第2の転送・格納手段を加減算器14および乗除算器17
にそれぞれ付設したので、使用頻度の高い転送命令およ
び格納命令を、加減算,比較を行う第1実行ユニットA
および乗除算を行う第2実行ユニットBのいずれでも実
行することができ、使用頻度の高い転送命令および格納
命令と同時に実行できる他の命令を増加させることがで
き、処理速度を向上させることができる。また、第1お
よび第2の転送・格納手段を加減算器14および乗除算器
18にそれぞれ付設するという少量のハードウェアの追加
のみにより使用頻度の高い転送命令および格納命令と同
時に実行できる他の命令を増やすことができ、低コスト
化を達成することができる。
〔発明の効果〕
この発明の演算装置によれば、数データ保持手段での
データの転送と数データ保持手段から外部のメモリへの
データの格納とを実行する第1および第2の転送・格納
手段を、加減算手段および乗算手段(請求項(5)では
乗除算手段となる)にそれぞれ付設したので、使用頻度
の高い転送命令および格納命令を加減算手段および乗除
算手段のいずれの側でも実行することができ、使用頻度
の高い転送命令および格納命令と同時に実行できる他の
命令を増加させることができ、処理速度を向上させるこ
とができる。また、第1および第2の転送・格納手段を
加減算手段および乗算手段にそれぞれ付設するという少
量のハードウェアの追加のみにより同時に実行できる組
み合わせを増やすことができ、低コスト化を達成するこ
とができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の浮動小数点演算装置の構
成を示すブロック図である。 14……加減算器(加減算手段)、15……転送,格納のた
めの経路、16……マルチプレクサ、17……結果レジス
タ、18……乗除算器(乗算手段、乗除算手段)、19……
転送,格納のための経路、20……マルチプレクサ、21…
…結果レジスタ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】1つの命令の実行および同時に行われる2
    つの命令の実行を制御する制御手段と、 複数の数データを保持する数データ保持手段と、 加減算手段と、 乗算手段と、 外部のメモリから前記数データ保持手段へデータを転送
    する第1の転送手段と、 前記数データ保持手段と前記加減算手段との間で被演算
    数,演算数および演算結果を転送する第2の転送手段
    と、 前記数データ保持手段と前記乗算手段との間で被演算
    数,演算数および演算結果を転送する第3の転送手段
    と、 前記加減算手段に付設され前記数データ保持手段でのデ
    ータの転送と前記数データ保持手段から外部のメモリへ
    のデータの格納とを実行する第1の転送・格納手段と、 前記乗算手段に付設され前記数データ保持手段でのデー
    タの転送と前記数データ保持手段から外部のメモリへの
    データの格納とを実行する第2の転送・格納手段とを備
    え、 2つの命令を同時に実行する場合に、前記2つの命令の
    うちの一方の命令として前記第1の転送・格納手段で実
    行する命令を選択したときに、前記2つの命令のうちの
    他方の命令として前記乗算手段および前記第2の転送・
    格納手段で実行可能な命令のうちの一つを選択し、前記
    2つの命令のうちの一方の命令として前記第2の転送・
    格納手段で実行する命令を選択したときに、前記2つの
    命令のうちの他方の命令として前記加減算手段および前
    記第1の転送・格納手段で実行可能な命令のうちの一つ
    を選択するようにしたことを特徴とする演算装置。
  2. 【請求項2】命令が浮動小数点演算命令である請求項
    (1)記載の演算装置。
  3. 【請求項3】同時に実行する2つの命令のうちの一方が
    第1の転送・格納手段で実行する転送命令および格納命
    令の何れか一つであるときに、前記2つの命令のうちの
    他方が乗算手段で実行する乗算命令であり、前記2つの
    命令のうちの一方が第2の転送・格納手段で実行する転
    送命令および格納命令の何れか一つであるときに、前記
    2つの命令のうちの他方が加減算手段で実行する加算命
    令,減算命令および比較命令の何れか一つである請求項
    (1)または請求項(2)記載の演算装置。
  4. 【請求項4】同時に実行する2つの命令のうちの一方が
    第1の転送・格納手段で実行する転送命令および格納命
    令の何れか一つであるときに、前記2つの命令のうちの
    他方が第2の転送・格納手段で実行する転送命令であ
    り、前記2つの命令のうちの一方が前記第2の転送・格
    納手段で実行する転送命令および格納命令の何れか一つ
    であるときに、前記2つの命令のうちの他方が前記第1
    の転送・格納手段で実行する転送命令である請求項
    (1)または請求項(2)記載の演算装置。
  5. 【請求項5】乗算手段に除算手段を付加した請求項
    (1)記載の演算装置。
JP1298458A 1989-11-15 1989-11-15 演算装置 Expired - Lifetime JP2560120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1298458A JP2560120B2 (ja) 1989-11-15 1989-11-15 演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1298458A JP2560120B2 (ja) 1989-11-15 1989-11-15 演算装置

Publications (2)

Publication Number Publication Date
JPH03157722A JPH03157722A (ja) 1991-07-05
JP2560120B2 true JP2560120B2 (ja) 1996-12-04

Family

ID=17859967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1298458A Expired - Lifetime JP2560120B2 (ja) 1989-11-15 1989-11-15 演算装置

Country Status (1)

Country Link
JP (1) JP2560120B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119741A (en) * 1979-03-08 1980-09-13 Toshiba Corp Operation circuit
JPS55124844A (en) * 1979-03-22 1980-09-26 Toshiba Corp Operation control system
JPS6024634A (ja) * 1983-07-21 1985-02-07 Matsushita Electric Ind Co Ltd デイジタル信号処理装置
JPS6097433A (ja) * 1983-11-01 1985-05-31 Mitsubishi Electric Corp 演算装置
JPS62119630A (ja) * 1985-11-20 1987-05-30 Mitsubishi Electric Corp 演算処理装置
US4766566A (en) * 1986-08-18 1988-08-23 International Business Machines Corp. Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing
JPS6349832A (ja) * 1986-08-19 1988-03-02 Matsushita Electric Ind Co Ltd デ−タ処理装置
JP2615610B2 (ja) * 1987-04-13 1997-06-04 日本電気株式会社 演算器

Also Published As

Publication number Publication date
JPH03157722A (ja) 1991-07-05

Similar Documents

Publication Publication Date Title
JPH03653B2 (ja)
EP0180048B1 (en) An arithmetic processor having a parallel accumulate function
GB2227108A (en) Data processing systems
EP0588341A2 (en) Data processor
JPS61160176A (ja) ベクトル処理装置
EP0395240B1 (en) High speed numerical processor
JP2560120B2 (ja) 演算装置
JP2503984B2 (ja) 情報処理装置
JPS60204029A (ja) 信号処理装置
JPS6218953B2 (ja)
US20060206695A1 (en) Data movement within a processor
JPH025104A (ja) 演算処理装置
JPH10312374A (ja) ベクトル演算処理装置
JPH0810432B2 (ja) 情報処理装置
JPH04252372A (ja) 可変パイプライン構造
JPH08328859A (ja) Vliwコンピュータに適用される仮想並列演算装置
JPH0373027A (ja) ベクトルレジスタ退避復元方式
Sites Floating point significance interrupt proposal
JPH06149864A (ja) ベクトル処理装置
JPH04199428A (ja) レジスタ装置およびレジスタ割り付け方法
JPH0581311A (ja) ベクトル演算装置
JPH0317138B2 (ja)
JPH04360235A (ja) 超並列計算機のalu構成方式
JPH04308969A (ja) 演算装置
JPH02294873A (ja) ベクトルデータ処理方式