JPH0581311A - ベクトル演算装置 - Google Patents

Abstract

(57)【要約】 【目的】 一つのベクトル演算手段を用いて、ベクトル
演算をスカラ演算とを所定の制御手段を用いて選択的に
実行させる事によって、簡単な構成により、且つハード
的に大きくすることなく、演算処理効率を向上させるベ
クトル演算装置を提供する。 【構成】 ベクトルレジスタ２２、スカラレジスタ３
２、ベクトル演算回路２１、該ベクトルレジスタと該ス
カラレジスタとの何れかに格納されている演算データを
選択的に該ベクトル演算回路に供給する第１の選択回路
６、該ベクトル演算回路の演算結果を該ベクトルレジス
タと該スカラレジスタとの何れかに選択的に格納させる
第２の選択回路７及び該第１と第２の選択回路を制御す
る制御回路５とから構成されたベクトル演算装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベクトル演算装置に関
し、特に詳しくは、ベクトル演算処理を行うベクトル演
算装置において、ベクトル演算とスカラ演算とを同時に
実行しえる演算処理効率の高いベクトル演算装置に関す
るものである。

【０００２】

【従来の技術】従来、演算装置を用いて各種の演算処理
を実行するに際して、ベクトル演算方式と、スカラ演算
方式の２つの方法が一般的に使用されており、前者のベ
クトル演算方式では、複数の演算データを順次にシリア
ルに演算処理するものであり、最初の立ち上がり処理を
共通化して一度に演算処理する事によって、複数の演算
処理を短時間に実行しえるのに対して、後者のスカラ演
算方式に於いては、複数の演算データを個別に処理する
ものであるので、スカラデータの数が増えれば、それだ
け負荷がかかり且つ処理時間が掛かる事になる。

【０００３】従って、従来に於いては、該スカラ演算を
実行する場合には、スカラ演算処理を実行する為の演算
回路を別に設けて、それを使用してスカラ演算処理の演
算効率を向上させる様にしている。然かしながら、係る
スカラ演算方式では、回路を別に用意する必要から、ハ
ード的に大きい回路を構成する必要があり、コストアッ
プの原因ともなっていた。

【０００４】例えば、パイプライン型のベクトル演算器
を用いてベクトル演算を行うベクトルプロセッサシステ
ムでは、一般にベクトル長が長ければ長い程パイプライ
ンの立ち上がりによるオーバーヘッドが少なくなり、演
算性能が向上する。その為、従来に於いては、図３に示
す様に、演算データを記憶させておく記憶手段４と接続
しているベクトル演算装置１に於いては、ベクトル演算
のみを専用に実行するベクトル演算手段２とスカラ演算
のみを専用に実行するスカラ演算手段３とが並列的に設
けられており、該ベクトル演算手段２には、少なくとも
ベクトル演算回路２１とベクトルレジスタ２２とが含ま
れたものであり、又該スカラ演算手段３にはスカラ演算
回路３１とスカラレジスタ３２とが含まれたものであ
る。

【０００５】係る構成を有する従来のベクトル演算装置
に有っては、上記した問題点が存在する他、該スカラ演
算処理手段３とベクトル演算手段２とが別々にデータ演
算処理を実行するので、該両演算処理手段間にデータの
受渡しが必要となった場合には、データの読出し、書き
込みのタイミング制御が複雑となる。更に、又両者間の
データ依存の関係を崩さない様に処理を実行する必要か
ら、一方の演算処理が終了しても、他方の演算処理が終
了していない場合には、その終了まで待機していなけれ
ばならない場合があり、演算処理速度を向上させ、演算
装置そのものの性能を向上するには至っていないのが現
状で有った。

【０００６】更に、従来では、演算処理方法の複雑化に
伴い、ベクトル演算とスカラ演算とを混在させた状態で
演算処理を行う場合が出てきているので、演算回路の構
成も益々複雑にならざるを得ない。

【０００７】

【発明が解決しようとする課題】本発明の目的は、係る
従来の欠点を改良し、一つのベクトル演算手段を用い
て、ベクトル演算をスカラ演算とを所定の制御手段を用
いて選択的に実行させる事によって、簡単な構成によ
り、且つハード的に大きくすることなく、演算処理効率
を向上させるベクトル演算装置を提供するものである。

【０００８】

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、ベクトルレジスタ、スカラレジ
スタ、ベクトル演算回路、該ベクトルレジスタと該スカ
ラレジスタとの何れかに格納されている演算データを選
択的に該ベクトル演算回路に供給する第１の選択回路、
該ベクトル演算回路の演算結果を該ベクトルレジスタと
該スカラレジスタとの何れかに選択的に格納させる第２
の選択回路及び該第１と第２の選択回路を制御する制御
回路とから構成されているベクトル演算装置である。

【０００９】

【作用】本発明に於いては、例えば、中央演算処理装置
（ＣＰＵ）等からの指令により、ベクトル演算処理を実
行するのか、スカラ演算処理を実行するのかを制御手段
に於いて判断して、選択手段を作動させて、演算処理の
方式に合致するベクトルデータかスカラデータの何れか
を該ベクトルレジスタ２２或いはスカラレジスタ３２の
何れかから選択して読出し、該ベクトル演算回路２１に
供給するものであり、又、所定の演算処理が該ベクトル
演算回路２１で完了した場合には、該ベクトル演算回路
２１の演算処理出力を該制御手段の指令により別の選択
手段で選択された該ベクトルレジスタ２２か該スカラレ
ジスタ３２の何れかに格納させるものである。

【００１０】

【実施例】以下に、本発明に係るベクトル演算装置の具
体例を図面を参照しながら詳細に説明する。図１は、本
発明に係るベクトル演算装置の原理を説明する図であ
り、又本発明に係るベクトル演算装置の一具体例を示す
図である。

【００１１】図１に示すベクトル演算装置１は、ベクト
ルレジスタ２２、スカラレジスタ３２、ベクトル演算回
路２１、該ベクトルレジスタと該スカラレジスタとの何
れかに格納されている演算データを選択的に該ベクトル
演算回路に供給する第１の選択回路６、該ベクトル演算
回路の演算結果を該ベクトルレジスタと該スカラレジス
タとの何れかに選択的に格納させる第２の選択回路７及
び該第１と第２の選択回路を制御する制御回路５とから
構成されているものである。

【００１２】図１中４は、演算処理データが格納されて
いる記憶手段である。本発明に於けるベクトル演算装置
に使用されるベクトルレジスタ２２はベクトルデータを
一時的に記憶させておく為の高速記憶装置から構成され
ているものであり、又スカラレジスタ３２は、スカラデ
ータを一時的に記憶させておく為の高速記憶装置から構
成されているものである。

【００１３】又、本発明に於ける該ベクトル演算回路２
１の演算処理方式は特に限定されるものではなく、上記
したベクトル演算処理とスカラ演算処理の双方を実行し
えるものであれば如何なる演算回路構成を取るもので有
っても良く、例えば公知のベクトル加算回路、或いはベ
クトル乗算回路等を単独に或いは適宜に組み合わせした
もので有っても良い。

【００１４】本発明に係る第１の選択回路６は、中央演
算器（ＣＰＵ）の指令に基づいて操作される制御回路５
の制御信号により、該記憶手段４から読み出されて該ベ
クトルレジスタ２２と該スカラレジスタ３２に格納され
ている各演算データを選択的に該ベクトル演算回路２１
の加算回路或いは乗算回路に移送させるものである。即
ち、該選択回路６は、演算データのセレクタとしての機
能を有しており、例えば、該ベクトルレジスタ２２に記
憶された演算データのみを該ベクトル演算回路２１に移
送させるか、該スカラレジスタ３２に記憶された演算デ
ータのみを該ベクトル演算回路２１に移送させるか、或
いは該ベクトルレジスタ２２と該スカラレジスタ３２の
双方に記憶された演算データを同時に混在させて該ベク
トル演算回路２１に移送させるかと言う操作を該制御回
路５の演算命令に基づいて選択的に作動し、その演算デ
ータを指定されたベクトルレジスタ２２或いはスカラレ
ジスタ３２からベクトル演算回路２１に移送する様な機
能を有するものである事が好ましい。

【００１５】本発明に係る該選択回路６には、上記機能
を有するセレクタを少なくとも一つ設けておく事が好ま
しく、例えば、該ベクトル演算回路２１が加算演算回路
で構成されている場合には、少なくとも演算処理データ
は２個必要であるから、その場合には、該セレクタは２
個設ける事が好ましい。一方、該第２の選択回路７は、
該ベクトル演算回路２１に於いて演算された演算処理結
果の出力を受け、該出力データを当該ベクトルレジスタ
２２と該スカラレジスタ３２の何れかに格納するかを該
制御回路５の指令に基づいて決定しその操作を実行する
ものである。

【００１６】本発明に係るベクトル演算装置に於いて
は、スカラ演算処理を行う専用の回路等のハードウェア
を用いずに、ベクトル演算器のみを用いてパイプライン
動作を乱さないでスカラ演算処理を行う事が可能とな
る。つまり、本発明に於いては、ベクトル演算方式とス
カラ演算方式は、制御方式が異なるが、もともとは同一
の回路構成を用いて演算するものであるから、係る制御
方式を改良して一つの演算回路で両者の演算処理を実行
させようとするものである。

【００１７】そこで、本発明に於いては、演算回路とし
ては、一つのベクトル演算回路を用いて、該ベクトル演
算回路にスカラ演算機能とベクトル演算機能を持たせる
様構成したものである。図２は、本発明に係る該ベクト
ル演算装置の他の具体例の概略構成が示されている。

【００１８】即ち、図２に記載されている本発明に係る
ベクトル演算装置は、基本的には、図１に示されている
具体例と同一であるが、特に異なっている点は、第１の
選択回路６がセレクタ６１と６２とで構成されており、
該セレクタ６１は、該ベクトルレジスタ２２と該スカラ
レジスタ３２とから同時に若しくは選択的に演算データ
を読み出しする事が出来る様に構成されており、又該セ
レクタ６２に付いても同様に構成されている。

【００１９】更に、本具体例に於いては、該制御回路５
が該セレクタ６１と６２及び該第２の選択回路７をそれ
ぞれ個別に制御する制御指令信号を発生させるものであ
る。又、本具体例では、該ベクトル演算回路２１は、加
算演算回路で構成されている例を示している。以下に、
本具体例に係るベクトル演算装置の動作を説明する。

【００２０】先ず、中央演算器（ＣＰＵ）の命令により
該記憶手段４に格納されている演算データから所定の演
算データをフェッチして該ベクトルレジスタ２２かスカ
ラレジスタ３２の何れかに格納する。今、中央演算器
（ＣＰＵ）からの演算指令がベクトル─ベクトル間演算
を指示している場合には、該制御回路５からの所定の指
令信号により、該セレクタ６１と該セレクタ６２は共に
該ベクトルレジスタ２２からベクトル演算処理データを
選択して読み出し該ベクトル演算回路２１に供給する。

【００２１】そして、演算結果を該第２の選択回路７か
ら該制御回路５の指令に基づいて該ベクトルレジスタ２
２に格納させる。又、中央演算器（ＣＰＵ）からの演算
指令がスカラ─スカラ間演算を指示している場合には、
該制御回路５からの所定の指令信号により、該セレクタ
６１と該セレクタ６２は共に該スカラレジスタ３２から
スカラ演算処理データを選択して読み出し該ベクトル演
算回路２１に供給する。

【００２２】そして、演算結果を該第２の選択回路７か
ら該制御回路５の指令に基づいて該スカラレジスタ３２
に格納させる。次に、中央演算器（ＣＰＵ）からの演算
指令がベクトル─スカラ間演算を指示している場合に
は、該制御回路５からの所定の指令信号により、該セレ
クタ６１がベクトルレジスタ２２からベクトル演算デー
タを選択して読み出し、一方該該セレクタ６２が該スカ
ラレジスタ３２からスカラ演算処理データを選択して読
み出し、それぞれ個別にそのデータを該ベクトル演算回
路２１に供給する。

【００２３】そして、演算結果がベクトルである場合に
は、該制御回路５の指令により該第２の選択回路７を制
御してその演算結果をベクトルレジスタ２２に書き込む
事になり又演算結果がスカラである場合には、該制御回
路５の指令により該第２の選択回路７を制御してその演
算結果をスカラレジスタ３２に書き込む事になる。本発
明に於いて、スカラ演算を実行する場合には、ベクトル
長が１のベクトル演算である時と同等のタイミングで制
御する事により、ベクトル演算の同期タイミングを狂わ
せる事なくスカラ演算を実行する事が可能となる。

【００２４】又、本発明に於いては、該ベクトル演算回
路２１において加算器でベクトル加算の演算を実行して
いる場合に乗算器でスカラ乗算を実行する事も可能であ
る。尚、ベクトルレジスタがインターリーブ構成になっ
ている場合には、ベクトル加算とベクトル乗算とを同時
に実行可能であり、当然本発明に於いても係る演算処理
が可能である事は言うまでもない。

【００２５】係る構成を採用する事により、ベクトル─
ベクトル間、スカラ─スカラ間の演算処理だけではな
く、ベクトル─スカラ間の演算処理も容易に処理する事
が出来のでハードウェア量の有効利用が可能となる。

【００２６】

【発明の効果】従来のベクトル演算装置に於いて、ベク
トル長を１としてスカラ演算処理を行う事も可能ではあ
るが、ベクトルレジスタの効率が悪くなり、又ベクトル
─スカラ間の演算処理はベクトル長が異なるので、効率
良く演算処理を実行する事が不可能で有ったのに対し、
本発明に係る構成を採用する事により、ベクトル演算処
理とスカラ演算処理の複合した演算処理を特別なハード
ウェアを構成したり、ハードウェアの量を増加させるこ
となく、効率良く演算処理を実行しえるベクトル演算装
置が提供されるものである。

【００２７】更に、本発明に於いては、スカラ演算処理
を実行するために専用のハードウェアを用いる必要がな
く、単にベクトル演算回路を用いてそのパイプライン動
作を乱さずにスカラ処理を行う事が可能となるので、複
雑なタイミング制御が不要となる事から演算処理の効率
化が得られると同時にコンパイラ等の負担も軽減する事
が可能となる。

【図面の簡単な説明】

【図１】図１は、本発明に係るベクトル演算装置の原理
を説明する図であり、又本発明に係るベクトル演算装置
の一具体例を示す図である。

【図２】図２は、本発明に係るベクトル演算装置の他の
具体例を示す図である。

【図３】図３は、従来に於けるベクトル演算装置の構成
例を示す図である。

【符号の説明】

１…ベクトル演算装置 ２…ベクトル演算手段 ３…スカラ演算手段 ４…記憶手段 ５…制御回路 ６…第１の選択回路 ７…第２の選択回路 ２１…ベクトル演算回路 ２２…ベクトルレジスタ ３２…スカラレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ベクトルレジスタ、スカラレジスタ、ベ
   クトル演算回路、該ベクトルレジスタと該スカラレジス
   タとの何れかに格納されている演算データを選択的に該
   ベクトル演算回路に供給する第１の選択回路、該ベクト
   ル演算回路の演算結果を該ベクトルレジスタと該スカラ
   レジスタとの何れかに選択的に格納させる第２の選択回
   路及び該第１と第２の選択回路を制御する制御回路とか
   ら構成されている事を特徴とするベクトル演算装置。
2. 【請求項２】 該ベクトル演算回路は、ベクトル加算器
   若しくはベクトル乗算器とから選択された少なくとも一
   つで構成されている事を特徴とする請求項１記載のベク
   トル演算装置。
3. 【請求項３】 該ベクトル演算装置は、さらに外部の記
   憶手段と接続されている事を特徴とする請求項１記載の
   ベクトル演算装置。