JP2666667B2 - マルチタスク実行装置 - Google Patents
マルチタスク実行装置Info
- Publication number
- JP2666667B2 JP2666667B2 JP33842292A JP33842292A JP2666667B2 JP 2666667 B2 JP2666667 B2 JP 2666667B2 JP 33842292 A JP33842292 A JP 33842292A JP 33842292 A JP33842292 A JP 33842292A JP 2666667 B2 JP2666667 B2 JP 2666667B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- register file
- switching
- file
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はひとつの中央演算処理装
置（以下ＣＰＵ）を用いて、２つ以上のタスク（仕事）
を時分割並行処理をするマルチタスク実行装置に関する
ものである。
置（以下ＣＰＵ）を用いて、２つ以上のタスク（仕事）
を時分割並行処理をするマルチタスク実行装置に関する
ものである。
【０００２】
【従来の技術】マイクロプロセッサーを利用してタスク
を実行する場合、ひとつのＣＰＵに対して、レジスタ
群、スタックポインタ、ステータスレジスタ等からなる
１組のレジスタファイルを準備し、ＣＰＵからの命令に
応じてレジスタファイルに必要なデータを転送しながら
タスクを実行する方法のものが多い。ところが、この方
式では常時ひとつのタスクしか実行できないため、実行
効率が悪くなるという問題点があった。そのため、従来
から１つのＣＰＵに対して設けられた１組のレジスタフ
ァイルを時分割で使用し、複数のタスクを実行する方法
が考えられている。しかしながらこの方法は、タスクを
切り替える度に、それまでレジスタファイルに格納され
ていたデータを、一旦メモリ（スタック）領域に待避さ
せ、次のタスクに必要なデータを別のメモリ領域からレ
ジスタファイルに呼び出しする操作が必要となる。この
データの切り替え時間中はタスクを実行することができ
ず、従って時間的なロスが大きくなる。
を実行する場合、ひとつのＣＰＵに対して、レジスタ
群、スタックポインタ、ステータスレジスタ等からなる
１組のレジスタファイルを準備し、ＣＰＵからの命令に
応じてレジスタファイルに必要なデータを転送しながら
タスクを実行する方法のものが多い。ところが、この方
式では常時ひとつのタスクしか実行できないため、実行
効率が悪くなるという問題点があった。そのため、従来
から１つのＣＰＵに対して設けられた１組のレジスタフ
ァイルを時分割で使用し、複数のタスクを実行する方法
が考えられている。しかしながらこの方法は、タスクを
切り替える度に、それまでレジスタファイルに格納され
ていたデータを、一旦メモリ（スタック）領域に待避さ
せ、次のタスクに必要なデータを別のメモリ領域からレ
ジスタファイルに呼び出しする操作が必要となる。この
データの切り替え時間中はタスクを実行することができ
ず、従って時間的なロスが大きくなる。
【０００３】このような問題点を解決するために、１つ
のＣＰＵに対して複数のレジスタファイルを準備し、順
次切り替えながら複数のタスクを実行する方法も考えら
れている。この方法では、１つのタスクに対して１つの
レジスタファイルが準備されているので、切り替え時に
データを待避させたり、呼び出したりする必要はなく、
従って時間的なロスは少なくなる。しかしこの場合でも
複数のタスク切り替え設定はプログラムによって実行さ
れるため、ユーザーがユーザーの仕様に合わせてプログ
ラムを作成するには大きな負担がかかっていた。
のＣＰＵに対して複数のレジスタファイルを準備し、順
次切り替えながら複数のタスクを実行する方法も考えら
れている。この方法では、１つのタスクに対して１つの
レジスタファイルが準備されているので、切り替え時に
データを待避させたり、呼び出したりする必要はなく、
従って時間的なロスは少なくなる。しかしこの場合でも
複数のタスク切り替え設定はプログラムによって実行さ
れるため、ユーザーがユーザーの仕様に合わせてプログ
ラムを作成するには大きな負担がかかっていた。
【０００４】
【発明が解決しようとする課題】このように複数のタス
クを１つのＣＰＵで実行させる場合、各タスクの切り替
え設定をプログラムで設定しなければならないため、ユ
ーザーに大きな負担がかかっていた。本発明は、このよ
うな従来の課題を解決するマルチタスク実行装置を提供
するものである。
クを１つのＣＰＵで実行させる場合、各タスクの切り替
え設定をプログラムで設定しなければならないため、ユ
ーザーに大きな負担がかかっていた。本発明は、このよ
うな従来の課題を解決するマルチタスク実行装置を提供
するものである。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、 （１）複数のレジスタファイルの中でどのレジスタファ
イルを実行するかを指定する制御用レジスタを設け、こ
の制御用レジスタを参照してハードウェアにより１つの
レジスタファイルにＣＰＵを占有させる。 （２）制御レジスタで指定されたレジスタファイルの切
り替えの間に任意に指定可能な特定レジスタファイルに
必ず切り替える。 以上の機能をハードウェアで実現している。
するために、 （１）複数のレジスタファイルの中でどのレジスタファ
イルを実行するかを指定する制御用レジスタを設け、こ
の制御用レジスタを参照してハードウェアにより１つの
レジスタファイルにＣＰＵを占有させる。 （２）制御レジスタで指定されたレジスタファイルの切
り替えの間に任意に指定可能な特定レジスタファイルに
必ず切り替える。 以上の機能をハードウェアで実現している。
【０００６】
【作用】この構成により、マルチタスク処理において、
最小限のユーザープログラムの負担で優先度の高い処理
や定期的に実行すべき処理が実行できる、オーバーヘッ
ドを押さえたシステムを実現することができる。
最小限のユーザープログラムの負担で優先度の高い処理
や定期的に実行すべき処理が実行できる、オーバーヘッ
ドを押さえたシステムを実現することができる。
【０００７】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【０００８】図１は本発明のマルチタスク実行装置の構
成を示した図である。図１において、レジスタファイル
切り替えスケジューリングレジスタ１（以下スケジュー
リングレジスタ）の各ビット（ｂｐ０、１、２、〜ｎ）
の出力はレジスタファイル切り替え制御部２に入力さ
れ、レジスタファイル切り替え制御部２はレジスタファ
イル切り替えタイミング信号３に同期して実行すべきレ
ジスタファイルを選び出し、その出力はセレクタ回路１
１に入力される。また、レジスタファイル切り替えタイ
ミング信号３はＥＸＯＲ回路８にも入力され、フリップ
フロップ９の値との加算が行われ、その結果は再度、フ
リップフロップ９で保持される。レジスタファイル選択
レジスタ７はレジスタファイル切り替え制御部２による
レジスタファイル選択と選択の間に実行される任意の特
定レジスタファイルを指定するレジスタで、セレクタ回
路１１に入力され、フリップフロップ９の出力により選
択が行なわれる。セレクタ回路１１の出力はレジスタフ
ァイル選択信号４となり、レジスタファイル群５中のレ
ジスタファイル（レジスタファイル０、１、２、〜ｎ）
を選択する。
成を示した図である。図１において、レジスタファイル
切り替えスケジューリングレジスタ１（以下スケジュー
リングレジスタ）の各ビット（ｂｐ０、１、２、〜ｎ）
の出力はレジスタファイル切り替え制御部２に入力さ
れ、レジスタファイル切り替え制御部２はレジスタファ
イル切り替えタイミング信号３に同期して実行すべきレ
ジスタファイルを選び出し、その出力はセレクタ回路１
１に入力される。また、レジスタファイル切り替えタイ
ミング信号３はＥＸＯＲ回路８にも入力され、フリップ
フロップ９の値との加算が行われ、その結果は再度、フ
リップフロップ９で保持される。レジスタファイル選択
レジスタ７はレジスタファイル切り替え制御部２による
レジスタファイル選択と選択の間に実行される任意の特
定レジスタファイルを指定するレジスタで、セレクタ回
路１１に入力され、フリップフロップ９の出力により選
択が行なわれる。セレクタ回路１１の出力はレジスタフ
ァイル選択信号４となり、レジスタファイル群５中のレ
ジスタファイル（レジスタファイル０、１、２、〜ｎ）
を選択する。
【０００９】レジスタファイル選択レジスタ７により、
レジスタファイル切り替え制御部２によるレジスタファ
イル選択と選択の間に実行される特定レジスタファイル
を任意に指定した後、スケジューリングレジスタ１によ
り切り替え動作をさせていくレジスタファイルを任意に
指定する。レジスタファイル切り替えスケジューリング
レジスタ１にデータを書き込むとレジスタファイル切り
替えスケジューリングレジスタ書き込み信号６（以下ス
ケジューリングレジスタ書き込み信号）が発生し、スケ
ジューリングレジスタ１の書き込み制御をすると共に、
フリップフロップ９にセット信号として入力される。フ
リップフロップ９の出力Ｑはセレクタ回路１１に入力さ
れる。セレクタ回路１１はレジスタファイル選択レジス
タ７とレジスタファイル切り替え制御部２の出力とをフ
リップフロップ９の出力Ｑの制御で選択する機能を持
ち、フリップフロップ９の出力Ｑが”１”のとき、レジ
スタファイル選択レジスタ７の値をそのまま、レジスタ
ファイル選択信号４として出力する。従って、スケジュ
ーリングレジスタの書き込み時は、レジスタファイル選
択レジスタ７で指定された特定レジスタファイルが選択
される。
レジスタファイル切り替え制御部２によるレジスタファ
イル選択と選択の間に実行される特定レジスタファイル
を任意に指定した後、スケジューリングレジスタ１によ
り切り替え動作をさせていくレジスタファイルを任意に
指定する。レジスタファイル切り替えスケジューリング
レジスタ１にデータを書き込むとレジスタファイル切り
替えスケジューリングレジスタ書き込み信号６（以下ス
ケジューリングレジスタ書き込み信号）が発生し、スケ
ジューリングレジスタ１の書き込み制御をすると共に、
フリップフロップ９にセット信号として入力される。フ
リップフロップ９の出力Ｑはセレクタ回路１１に入力さ
れる。セレクタ回路１１はレジスタファイル選択レジス
タ７とレジスタファイル切り替え制御部２の出力とをフ
リップフロップ９の出力Ｑの制御で選択する機能を持
ち、フリップフロップ９の出力Ｑが”１”のとき、レジ
スタファイル選択レジスタ７の値をそのまま、レジスタ
ファイル選択信号４として出力する。従って、スケジュ
ーリングレジスタの書き込み時は、レジスタファイル選
択レジスタ７で指定された特定レジスタファイルが選択
される。
【００１０】フリップフロップ９の出力Ｑが”１”のと
き、レジスタファイル切り替えタイミング信号３（”
１”アクティブ）が発生すると、ＡＮＤ１０を介してレ
ジスタファイル切り替え制御部２に切り替え制御信号が
入力されスケジューリングレジスタ１の中から”特定レ
ジスタファイル”の次に実行すべきレジスタファイルが
選択される。また、レジスタファイル切り替えタイミン
グ信号３はＥＸＯＲ回路８に入力され、フリップフロッ
プ９の出力Ｑ”１”と演算が行なわれ、ＥＸＯＲ回路８
の出力が”１”となり、結果がフリップフロップ９で保
持され、出力Ｑは”０”となる。フリップフロップ９の
出力Ｑ”０”を受けて、セレクタ回路１１はレジスタフ
ァイル切り替え制御部２の出力を選択し、レジスタファ
イル選択信号４を出力し、レジスタファイル群５中のレ
ジスタファイル（レジスタファイル０、１、２、〜ｎ）
を選択する。以下、レジスタファイル切り替えタイミン
グ信号３のタイミングで、フリップフロップ９の出力Ｑ
は反転出力を繰り返していき、レジスタファイル選択レ
ジスタ７とスケジューリングレジスタ１で指定されたレ
ジスタファイルが交互に選ばれる。
き、レジスタファイル切り替えタイミング信号３（”
１”アクティブ）が発生すると、ＡＮＤ１０を介してレ
ジスタファイル切り替え制御部２に切り替え制御信号が
入力されスケジューリングレジスタ１の中から”特定レ
ジスタファイル”の次に実行すべきレジスタファイルが
選択される。また、レジスタファイル切り替えタイミン
グ信号３はＥＸＯＲ回路８に入力され、フリップフロッ
プ９の出力Ｑ”１”と演算が行なわれ、ＥＸＯＲ回路８
の出力が”１”となり、結果がフリップフロップ９で保
持され、出力Ｑは”０”となる。フリップフロップ９の
出力Ｑ”０”を受けて、セレクタ回路１１はレジスタフ
ァイル切り替え制御部２の出力を選択し、レジスタファ
イル選択信号４を出力し、レジスタファイル群５中のレ
ジスタファイル（レジスタファイル０、１、２、〜ｎ）
を選択する。以下、レジスタファイル切り替えタイミン
グ信号３のタイミングで、フリップフロップ９の出力Ｑ
は反転出力を繰り返していき、レジスタファイル選択レ
ジスタ７とスケジューリングレジスタ１で指定されたレ
ジスタファイルが交互に選ばれる。
【００１１】図２は図１の本発明のマルチタスク実行装
置のタイミング図である。横軸は時間を示し図の右側方
向に時間が進んでいく。ここでは、一例として特定レジ
スタファイルとして、レジスタファイル４をレジスタフ
ァイル選択レジスタ７で指定し、スケジューリングレジ
スタ１でレジスタファイル２、５、７を指定した場合に
ついて説明する。レジスタファイル切り替えタイミング
信号４により、まず、特定レジスタであるレジスタファ
イル４が選択される。レジスタファイル切り替えタイミ
ング信号３により、スケジューリングレジスタ１で選択
されたレジスタファイル２が動作する。以下、スケジュ
ーリングレジスタ１で選択されたレジスタファイルが
２、５、７、２、５、７、・・・の順で動作するが、選
択と選択の間で必ずレジスタファイル選択レジスタ７で
指定されたレジスタファイル４が選択され、実際に選択
されるレジスタファイルは４、２、４、５、４、７、
４、２、４、５、４、７、・・・となる。
置のタイミング図である。横軸は時間を示し図の右側方
向に時間が進んでいく。ここでは、一例として特定レジ
スタファイルとして、レジスタファイル４をレジスタフ
ァイル選択レジスタ７で指定し、スケジューリングレジ
スタ１でレジスタファイル２、５、７を指定した場合に
ついて説明する。レジスタファイル切り替えタイミング
信号４により、まず、特定レジスタであるレジスタファ
イル４が選択される。レジスタファイル切り替えタイミ
ング信号３により、スケジューリングレジスタ１で選択
されたレジスタファイル２が動作する。以下、スケジュ
ーリングレジスタ１で選択されたレジスタファイルが
２、５、７、２、５、７、・・・の順で動作するが、選
択と選択の間で必ずレジスタファイル選択レジスタ７で
指定されたレジスタファイル４が選択され、実際に選択
されるレジスタファイルは４、２、４、５、４、７、
４、２、４、５、４、７、・・・となる。
【００１２】
【発明の効果】この構成により、マルチタスク処理にお
いて、優先度の高い処理や定期的に実行すべき処理をハ
ードウェアによりレジスタファイルを切り替えることで
実現することができ、ユーザープログラムの負担を最小
限にする、かつ、オーバーヘッドを押さえたシステムを
実現することができる。
いて、優先度の高い処理や定期的に実行すべき処理をハ
ードウェアによりレジスタファイルを切り替えることで
実現することができ、ユーザープログラムの負担を最小
限にする、かつ、オーバーヘッドを押さえたシステムを
実現することができる。
【図１】本発明のマルチタスク実行装置の構成を示した
図
図
【図２】図１の本発明のマルチタスク実行装置のタイミ
ング図
ング図
１ レジスタファイル切り替えスケジューリングレジス
タ ２ レジスタファイル切り替え制御部 ３ レジスタファイル切り替えタイミング信号 ４ レジスタファイル選択信号 ５ レジスタファイル群 ６ スケジューリングレジスタ書き込み信号 ７ レジスタファイル選択レジスタ ８ ＥＸＯＲ回路 ９ フリップフロップ １０ ＡＮＤ回路 １１ セレクタ回路
タ ２ レジスタファイル切り替え制御部 ３ レジスタファイル切り替えタイミング信号 ４ レジスタファイル選択信号 ５ レジスタファイル群 ６ スケジューリングレジスタ書き込み信号 ７ レジスタファイル選択レジスタ ８ ＥＸＯＲ回路 ９ フリップフロップ １０ ＡＮＤ回路 １１ セレクタ回路
Claims (1)
- 【請求項１】レジスタファイル切り替え制御部の管理下
で複数のレジスタファイルに１つのＣＰＵを時分割で占
有させ、前記複数のレジスタファイルにより複数のタス
クを時分割並行処理するマルチタスク実行装置であっ
て、レジスタファイルの切り替え手段として、前記ＣＰ
Ｕに時分割に占有させていく前記複数のレジスタファイ
ルを指定する制御用レジスタを設け、前記制御用レジス
タを参照しながら前記ＣＰＵに時分割に占有させるレジ
スタファイルを順次ハードウェアで選択・切り替える手
段を備え、レジスタファイル切り替えの際、任意の特定
レジスタファイルに必ず切り替え、ＣＰＵに占有させた
あとに前記手段により選択されたレジスタファイルに切
り替えることを特徴とするマルチタスク実行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33842292A JP2666667B2 (ja) | 1992-12-18 | 1992-12-18 | マルチタスク実行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33842292A JP2666667B2 (ja) | 1992-12-18 | 1992-12-18 | マルチタスク実行装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187170A JPH06187170A (ja) | 1994-07-08 |
| JP2666667B2 true JP2666667B2 (ja) | 1997-10-22 |
Family
ID=18318006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33842292A Expired - Fee Related JP2666667B2 (ja) | 1992-12-18 | 1992-12-18 | マルチタスク実行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666667B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3003559B2 (ja) * | 1995-05-19 | 2000-01-31 | ヤマハ株式会社 | 楽音生成方法 |
| EP0863462B8 (en) | 1997-03-04 | 2010-07-28 | Panasonic Corporation | Processor capable of efficiently executing many asynchronous event tasks |
-
1992
- 1992-12-18 JP JP33842292A patent/JP2666667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06187170A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371887A (en) | Time-shared multitask execution device | |
| US20060155973A1 (en) | Multithreaded hardware systems and methods | |
| JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
| JP2666667B2 (ja) | マルチタスク実行装置 | |
| JPH1011301A (ja) | マルチタスク処理装置及びマルチタスク処理制御方法 | |
| JP2553698B2 (ja) | 時分割マルチタスク実行装置 | |
| JP2574349B2 (ja) | 時分割マルチタスク実行装置 | |
| JPH1139171A (ja) | マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体 | |
| JPH06187169A (ja) | マルチタスク実行装置 | |
| JP2579008B2 (ja) | 時分割マルチタスク実行装置 | |
| JPH06149594A (ja) | マルチタスク実行装置 | |
| JP3289775B2 (ja) | Ｌｓｉ、該ｌｓｉを備えた電子機器の制御回路および該制御回路の制御方法 | |
| JP2501611B2 (ja) | マイクロ制御システム | |
| JPH01154237A (ja) | 時分割タスク実行装置 | |
| JPH0644234B2 (ja) | タスク管理装置 | |
| JPH0199132A (ja) | マルチタスク実行装置 | |
| JPH06149593A (ja) | マルチタスク実行装置 | |
| JPS6343784B2 (ja) | ||
| JP2000132409A (ja) | 待ち状態のないタスクのスタック共有方式 | |
| JPH0581311A (ja) | ベクトル演算装置 | |
| JPH04308931A (ja) | 計算機 | |
| JPH0553961A (ja) | データ転送装置 | |
| JP2001084217A (ja) | Ｄｍａ（ダイレクトメモリアクセス）回路 | |
| JPH0531170B2 (ja) | ||
| JPH10171509A (ja) | プロセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |