JPH1139171A - マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 処理すべきタスク数がマイクロプロセッサの
レジスタ群数より多い場合にも、マイクロプロセッサ全
体のパフォーマンスを低下させない。 【解決手段】 マルチタスク処理装置３０の退避／復帰
制御回路１２は、内部バス１７とは別個に設けられた退
避／復帰用内部バス１１を介して、いずれかのレジスタ
群２４-1〜２４-Mに格納されているコンテキストをコン
テキスト用メモリ１４に退避するとともに、コンテキス
ト用メモリ１４に格納されている処理すべきコンテキス
トを当該レジスタ群に復帰させるので、通常のタスク処
理をコンテキストの退避／復帰と並行して行なうことが
でき、オーバーヘッドを削減して、全体のパフォーマン
スを向上できる。さらにコンテキスト用メモリ１４を外
部バス１３に接続する場合と比較して回路構成を簡略化
でき、レジスタ切替時間の短縮化が図れ、コンテキスト
用メモリ１４を外部に接続する必要もないので接続ミス
等による誤動作が発生せず信頼性を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチタスク処理
装置、マルチタスク処理制御方法及び制御プログラム記
憶媒体に係り、特にマルチタスキングにおいて、コンテ
キストスイッチング（Context switching ）を行なうマ
ルチタスク処理装置、マルチタスク処理制御方法及びマ
ルチタスク制御用プログラムを記憶した制御プログラム
記憶媒体に関する。

【０００２】

【従来の技術】近年のマイクロプロセッサにおいては、
複数のタスクを並行して処理するマルチタスキングが行
なわれている。従来のマイクロプロセッサは、レジスタ
ファイル（レジスタ群）を１組しか持っていなかったた
め、タスク切換の際には、レジスタファイルの内容であ
るコンテキストを外部メモリであるコンテキスト用メモ
リ（例えば、メインメモリ上に設ける。）に退避し、次
にレジスタファイルの内容を退避したタスクの処理を行
なう場合には、コンテキスト用メモリから対応するコン
テキストをレジスタに復帰させていた。

【０００３】しかし、上記従来のマイクロプロセッサに
おいては、タスク切換が起こる度にコンテキスト用メモ
リに対するアクセスが必要となる。コンテキスト用メモ
リ空間の切換え、例えば、メインメモリ空間の切換えは
かなりの時間を要するため、マイクロプロセッサ全体と
してのパフォーマンスが低下してしまうという問題点が
あった。

【０００４】

【発明が解決しようとする課題】上記問題点を解決すべ
く、複数のレジスタファイルを設け、コンテキスト用メ
モリ空間の切換頻度を低減することによりパフォーマン
スの向上を図る方法が提案されている。

【０００５】図１１に複数のレジスタファイルを有する
マイクロプロセッサの概要構成ブロック図を示す。マイ
クロプロセッサ１００は、それぞれ一のタスクのコンテ
キストを格納する複数のレジスタファイル１０１-1〜１
０１-nと、複数のレジスタファイル１０１-1〜１０１-n
にいずれのタスクに対応するコンテキストが格納されて
いるかを判別し、タスクの処理に用いるレジスタファイ
ルを選択するための制御信号を出力するレジスタファイ
ル選択回路１０５と、レジスタファイル１０１-1〜１０
１-nと演算回路１１０及び制御回路１１１とを接続する
内部バス（内部アドレスバス及び内部データバス）１０
６と、内部バス１０６及び外部バス１０９を制御するた
めのバス制御回路１０７と、を備えて構成されている。

【０００６】さらに、マイクロプロセッサ１００には、
レジスタファイル１０１-1〜１０１-nに格納しきれない
コンテキストを退避するとともに、各種データを記憶す
るデータ／コンテキスト用メモリ１０８が外部バス１０
９を介して接続されている。次に動作を説明する。１） 処理すべきタスク数Ｎがレジスタファイル数ｎ以
下の場合（Ｎ≦ｎ） この場合には、各タスクのコンテキストはいずれかのレ
ジスタファイルに格納されていることとなる。

【０００７】従って、タスク切換えが発生した場合に
は、レジスタファイル選択回路１０５は、切換え先のタ
スクに対応するレジスタファイルを複数のレジスタファ
イル１０１-1〜１０１-nのうちから判別し、対応するレ
ジスタファイル１０１-X（Ｘ＝１〜ｎ）のみをアクティ
ブにするための制御信号を出力する。

【０００８】これによりそれ以降は、当該アクティブに
されたレジスタファイル１０１-Xのみがアクセス可能と
なり、このレジスタファイル１０１-Xに格納されている
コンテキストに基づいて演算回路１１０及び制御回路１
１１は動作を行なうこととなる。

【０００９】従って、処理すべきタスク数Ｎがレジスタ
ファイル数ｎ以下の場合には、レジスタファイル１０１
-1〜１０１-nに格納しきれないコンテキストが発生する
ことがなく、各種データを記憶するデータ／コンテキス
ト用メモリ１０８に対して外部バス１０９を介してアク
セスする必要がないので、高速にタスク切換えを行なう
ことができ、マイクロプロセッサ１００全体のパフォー
マンスを向上させることができるのである。２） 処理すべきタスク数Ｎがレジスタファイル数ｎよ
り多い場合（Ｎ＞ｎ） この場合には、Ｎ個のタスクのコンテキストのうち、ｎ
個のタスクに対応するコンテキストはいずれかのレジス
タファイルに格納されているとともに、（Ｎ−ｎ）個の
コンテキストはデータ／コンテキスト用メモリ１０８に
格納されていることとなる。

【００１０】従って、タスク切換えが発生した場合に
は、レジスタファイル選択回路１０５は、切換え先のタ
スクに対応するコンテキストがレジスタファイル１０１
-1〜１０１-nのいずれかに存在するか否かを判別し、い
ずれかのレジスタファイル１０１-1〜１０１-nに当該切
換え先のタスクに対応するコンテキストが存在する場合
には、対応するレジスタファイル１０１-X（Ｘ＝１〜
ｎ）のみをアクティブにするための制御信号を出力す
る。

【００１１】これによりそれ以降は、当該アクティブに
されたレジスタファイル１０１-Xのみがアクセス可能と
なり、このレジスタファイル１０１-Xに格納されている
コンテキストに基づいて演算回路１１０及び制御回路１
１１は動作を行なうこととなる。

【００１２】一方、いずれのレジスタファイル１０１-1
〜１０１-nにも当該切換え先のタスクに対応するコンテ
キストが存在しない場合には、レジスタファイル選択回
路１０５は、タスクの優先度等に基づいてデータ／コン
テキスト用メモリ１０８に退避すべきコンテキストが格
納されているレジスタファイル１０１-Y（Ｙ＝１〜ｎ）
を判別するとともに、バス制御回路１０７を制御するこ
とにより、当該レジスタファイル１０１-Yに格納されて
いるコンテキストを内部バス１０６及び外部バス１０９
を介してデータ／コンテキスト用メモリ１０８に退避す
る。

【００１３】退避が終了すると、レジスタファイル選択
回路１０５は、再びバス制御回路１０７を制御すること
により復帰させるべきコンテキストを外部バス１０９及
び内部バス１０６を介してレジスタファイル１０１-Yに
格納する。そして、レジスタファイル選択回路１０５
は、コンテキストの復帰が完了すると、レジスタファイ
ル１０１-Yのみをアクティブにするための制御信号を出
力する。

【００１４】これによりそれ以降は、当該アクティブに
されたレジスタファイル１０１-Yのみがアクセス可能と
なり、このレジスタファイル１０１-Yに格納されている
コンテキストに基づいて演算回路１１０及び制御回路１
１１は動作を行なうこととなる。

【００１５】以上の説明のように、処理すべきタスク数
Ｎがレジスタファイル数ｎより多い場合には、全てのコ
ンテキストをレジスタファイルに格納することができ
ず、コンテキストの退避／復帰のための時間が必要とな
って、マイクロプロセッサ全体のパフォーマンスが低下
してしまうという問題点があった。

【００１６】また、コンテキスト用のメモリは外部バス
に接続されているため、インターフェース動作などに起
因してレジスタファイルの切替が高速では行えないとい
う不具合があった。さらにコンテキスト用のメモリを外
部に接続するため、誤接続の可能性があり、信頼性が低
下してしまうという可能性があった。

【００１７】そこで、本発明の目的は、処理すべきタス
ク数がマイクロプロセッサのレジスタファイル（レジス
タ群）数よりも多い場合にもレジスタ切替を高速に行え
マイクロプロセッサ全体のパフォーマンスを低下させる
ことがなく、信頼性を向上することが可能なマルチタス
ク処理装置、マルチタスク処理制御方法及び制御プログ
ラム記憶媒体を提供することにある。

【００１８】

【課題を解決するための手段】請求項１記載の発明は、
各々がコンテキストを格納するＭ個（Ｍ；２以上の整
数）のレジスタ群と、タスク処理を行なうべく前記Ｍ個
のレジスタ群に接続された内部バスと、前記内部バスに
接続され前記内部バスと外部の外部バスとの間のインタ
ーフェース動作を行うバス制御回路と、を有し、選択し
たいずれか一のレジスタ群に格納されている前記コンテ
キストに基づいて複数の前記タスク処理を順次行なうと
ともに、前記外部バスを介して外部とデータのやりとり
を行うマルチタスク処理装置において、前記コンテキス
トを格納するコンテキスト用記憶手段と、前記内部バス
とは別個に設けられ、かつ、前記Ｍ個のレジスタ群と前
記コンテキスト用記憶手段との間に設けられて前記コン
テキストの退避／復帰を行なうための退避／復帰用内部
バスと、前記退避／復帰用内部バスを介して、前記コン
テキストを前記コンテキスト用記憶手段に退避し、ある
いは、前記コンテキスト用記憶手段から前記コンテキス
トを前記レジスタ群に復帰させるための制御を行なう退
避／復帰制御手段と、を備えて構成する。

【００１９】請求項１記載の発明によれば、マルチタス
ク処理装置は、コンテキストの退避／復帰処理を行なう
必要がない場合には、Ｍ個のレジスタ群のうち、処理す
べきタスクに対応するレジスタ群に格納されているデー
タを内部バスを介してやり取りしてタスクの処理を行な
う。

【００２０】そして処理に用いるレジスタ群を切換える
ことにより、複数のタスク処理を順次行なうマルチタス
ク処理を行なう。一方、コンテキストの退避／復帰処理
を行なう必要がある場合、すなわち、Ｍ個のレジスタ群
に処理すべきタスクに対応するコンテキストが格納され
ていない場合には、退避／復帰制御手段は、内部バスと
は別個に設けられた退避／復帰用内部バスを介して、い
ずれかのレジスタ群に格納されているコンテキストをコ
ンテキスト用記憶手段に退避するとともに、コンテキス
ト用記憶手段に格納されている処理すべきコンテキスト
を当該レジスタ群に復帰させる。

【００２１】従って、通常のタスク処理を内部バスを介
して行うことにより、コンテキストの退避／復帰と並行
して行なうことができる。請求項２記載の発明は、請求
項１記載の発明において、前記退避／復帰制御手段は、
現在実行中のタスク処理と並行して前記現在実行中のタ
スク処理を除く各タスク処理の優先順位及び処理状態に
基づいて次に退避可能なタスク処理及び復帰すべきタス
ク処理の判別処理を行なうように構成する。

【００２２】請求項２記載の発明によれば、請求項１記
載の発明の作用に加えて、退避／復帰制御手段は、現在
実行中のタスク処理と並行して現在実行中のタスク処理
を除く各タスク処理の優先順位及び処理状態に基づいて
次に退避可能なタスク処理及び復帰すべきタスク処理の
判別処理を行なう。

【００２３】請求項３記載の発明は、請求項１又は請求
項２記載の発明において、並行して処理すべき全タスク
数をＬ（Ｌ；２以上の整数）とし、 Ｌ≦Ｍ の場合には、全タスク処理に対応するコンテキストを前
記Ｍ個のレジスタ群のうちのＬ個のレジスタ群に格納す
る。

【００２４】請求項３記載の発明によれば、請求項１又
は請求項２記載の発明の作用に加えて、並行して処理す
べき全タスク数をＬ（Ｌ；２以上の整数）とし、 Ｌ≦Ｍ の場合には、全タスク処理に対応するコンテキストをＭ
個のレジスタ群のうちのＬ個のレジスタ群に格納するの
で、タスク切換に伴うコンテキストの退避／復帰処理が
生じることがなく高速に処理を行なうことができる。

【００２５】請求項４記載の発明は、各々がコンテキス
トを格納するＭ個（Ｍ；２以上の整数）のレジスタ群
と、タスク処理を行なうべく前記Ｍ個のレジスタ群に接
続された内部バスと、前記内部バスに接続され前記内部
バスと外部の外部バスとの間のインターフェース動作を
行うバス制御回路と、前記内部バスとは別個に設けら
れ、かつ、前記Ｍ個のレジスタ群と前記コンテキスト用
記憶手段との間に設けられて前記コンテキストの退避／
復帰を行なうための退避／復帰用内部バスと、を有し、
選択したいずれか一のレジスタ群に格納されている前記
コンテキストに基づいて複数の前記タスク処理を順次行
なうとともに、前記外部バスを介して外部とデータのや
りとりを行うマルチタスク処理装置のマルチタスク処理
制御方法であって、現在実行中のタスク処理と並行して
前記現在実行中のタスク処理を除く各タスク処理の優先
順位及び処理状態に基づいて次に退避可能なタスク処理
及び復帰すべきタスク処理を判別する判別工程と、前記
判別に基づいて、前記退避／復帰用内部バスを介して、
前記退避可能なタスク処理に対応するコンテキストを前
記コンテキスト用記憶手段に退避し、あるいは、前記コ
ンテキスト用記憶手段から前記コンテキストを前記レジ
スタ群に復帰させるための制御を行なう退避／復帰制御
工程と、を備えて構成する。

【００２６】請求項４記載の発明によれば、判別工程
は、現在実行中のタスク処理と並行して現在実行中のタ
スク処理を除く各タスク処理の優先順位及び処理状態に
基づいて次に退避可能なタスク処理及び復帰すべきタス
ク処理を判別する。これにより退避／復帰工程は、判別
工程における判別に基づいて、退避／復帰用バスを介し
て、退避可能なタスク処理に対応するコンテキストをコ
ンテキスト用記憶手段に退避し、あるいは、コンテキス
ト用記憶手段からコンテキストをレジスタ群に復帰させ
るための制御を行なう。

【００２７】請求項５記載の発明は、請求項４記載のマ
ルチタスク処理制御方法において、並行して処理すべき
全タスク数をＬ（Ｌ；２以上の整数）とし、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
スタ群に全タスク処理に対応するコンテキストを格納す
る格納工程を備えて構成する。

【００２８】請求項５記載の発明によれば、請求項４記
載の発明の作用に加えて、格納工程は、 Ｌ≦Ｍ の場合には、Ｍ個のレジスタ群のうちのＬ個のレジスタ
群に全タスク処理に対応するコンテキストを格納する。

【００２９】請求項６記載の発明は、各々がコンテキス
トを格納するＭ個（Ｍ；２以上の整数）のレジスタ群
と、タスク処理を行なうべく前記Ｍ個のレジスタ群に接
続された内部バスと、前記内部バスに接続され前記内部
バスと外部の外部バスとの間のインターフェース動作を
行うバス制御回路と、前記内部バスとは別個に設けら
れ、かつ、前記Ｍ個のレジスタ群と前記コンテキスト用
記憶手段との間に設けられて前記コンテキストの退避／
復帰を行なうための退避／復帰用内部バスと、を有し、
選択したいずれか一のレジスタ群に格納されている前記
コンテキストに基づいて複数の前記タスク処理を順次行
なうとともに、前記外部バスを介して外部とデータのや
りとりを行うマルチタスク処理装置にマルチタスク処理
を行わせるための制御プログラムを記憶した制御プログ
ラム記憶媒体であって、現在実行中のタスク処理と並行
して前記現在実行中のタスク処理を除く各タスク処理の
優先順位及び処理状態に基づいて次に退避可能なタスク
処理及び復帰すべきタスク処理を判別させ、前記判別に
基づいて、前記退避／復帰用内部バスを介して、前記退
避可能なタスク処理に対応するコンテキストを前記コン
テキスト用記憶手段に退避し、あるいは、前記コンテキ
スト用記憶手段から前記コンテキストを前記レジスタ群
に復帰させるための制御を行なう、制御プログラムを記
憶する。

【００３０】請求項６記載の発明によれば、マルチタス
ク処理装置は、制御プログラムに基づいて、現在実行中
のタスク処理と並行して前記現在実行中のタスク処理を
除く各タスク処理の優先順位及び処理状態に基づいて次
に退避可能なタスク処理及び復帰すべきタスク処理を判
別させ、前記判別に基づいて、前記退避／復帰用内部バ
スを介して、前記退避可能なタスク処理に対応するコン
テキストを前記コンテキスト用記憶手段に退避し、ある
いは、前記コンテキスト用記憶手段から前記コンテキス
トを前記レジスタ群に復帰させるための制御を行なう。

【００３１】請求項７記載の発明は、請求項６記載の発
明において、並行して処理すべき全タスク数をＬ（Ｌ；
２以上の整数）とし、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
スタ群に全タスク処理に対応するコンテキストを格納す
る、制御プログラムを記憶する。

【００３２】請求項７記載の発明によれば、請求項６記
載の発明において、マルチタスク処理装置は、制御プロ
グラムに基づいて、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
スタ群に全タスク処理に対応するコンテキストを格納す
る。

【００３３】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。図１にマルチタスク処理装置の
実施形態としてのマイクロプロセッサの概要構成ブロッ
ク図を示す。

【００３４】マイクロプロセッサ３０は、大別すると、
後述のＭ個のレジスタファイル（レジスタ群）２４-1〜
２４-Mを有し、退避／復帰処理を行なうレジスタ回路１
０と、レジスタファイル２４-1〜２４-Mの内容に基づい
て各種演算を行なう演算回路２６と、後述のレジスタフ
ァイル２４-1〜２４-Mと演算回路２６を接続する内部バ
ス（内部アドレスバス及び内部データバス）１７と、内
部バス１７及び後述の外部バス１３を制御するためのバ
ス制御回路２２と、を備えて構成されている。

【００３５】レジスタ回路１０は、内部バス１７とは別
個に設けられ、後述のレジスタファイル２４-1〜２４-M
と接続されている退避／復帰用内部バス１１と、演算回
路２６の処理状態に応じてコンテキストの退避／復帰を
制御すべくタスクの処理に用いるレジスタファイルを選
択するための制御信号ＳC を出力する退避／復帰制御回
路１２と、退避／復帰用内部バス１１を介して退避した
コンテキストを格納するためのコンテキスト用メモリ１
４と、それぞれ一のタスクのコンテキストを格納するＭ
個（Ｍ；２以上の整数）のレジスタファイル（レジスタ
群）２４-1〜２４-Mと、を備えて構成されている。

【００３６】バス制御回路２２には、各種データを記憶
する外部メモリとしてのデータ用メモリ２０が接続され
た外部バス１３が接続されている。退避／復帰制御回路
１２は、複数のレジスタファイル２４-1〜２４-Mにいず
れのタスクに対応するコンテキストが格納されているか
を判別するレジスタファイル選択回路１２Ａを備えて構
成されている。

【００３７】次に概要動作を説明する。この場合におい
て、マルチタスク制御用のプログラムは、図示しないＲ
ＯＭ等の不揮発性メモリに書き込まれ、あるいは、外部
バスを介して外部の記憶媒体（フレキシブルディスク、
ハードディスク、光ディスク、半導体メモリ等）から供
給され、または、外部から通信により受信することによ
り図示しないＲＡＭに格納されてマイクロプロセッサに
より処理されるものとする。１） 処理すべきタスク数Ｎがレジスタファイル数Ｍ以
下の場合（Ｎ≦Ｍ） この場合には、各タスクのコンテキストはいずれかのレ
ジスタファイル２４-1〜２４-Mに格納されることとな
る。

【００３８】従って、タスク切換えが発生した場合に
は、レジスタファイル選択回路１２Ａは、切換え先のタ
スクに対応するレジスタファイルを複数のレジスタファ
イル２４-1〜２４-Mのうちから判別し、対応するレジス
タファイル２４-X（Ｘ＝１〜Ｍ）のみをアクティブにす
るための制御信号ＳC を出力する。

【００３９】これによりそれ以降は、当該アクティブに
されたレジスタファイル２４-Xのみがアクセス可能とな
り、このレジスタファイル２４-Xに格納されているコン
テキストに基づいて演算回路２６は動作を行なうことと
なる。従って、処理すべきタスク数Ｎがレジスタファイ
ル数Ｍ以下の場合には、レジスタファイル２４-1〜２４
-Mに格納しきれないコンテキストが発生することはな
く、退避／復帰用内部バス１１を介してコンテキスト用
メモリ１４をアクセスする必要がないので、高速にタス
ク切換えを行なうことができ、マイクロプロセッサ３０
全体のパフォーマンスを向上させることができるのであ
る。２） 処理すべきタスク数Ｎがレジスタファイル数Ｍよ
り多い場合（Ｎ＞Ｍ） この場合には、Ｎ個のタスクのコンテキストのうち、Ｍ
個のタスクに対応するコンテキストはいずれかのレジス
タファイル２４-1〜２４-Mに格納されているとともに、
（Ｎ−Ｍ）個のコンテキストはコンテキスト用メモリ１
４に格納されていることとなる。 ｉ） 退避／復帰処理を行なわない場合の制御 そこで、タスク切換えが発生した場合には、レジスタフ
ァイル選択回路１２Ａは、内部バス１７、バス制御回路
２２、外部バス１３及びデータ用メモリ２０を用いて現
在行なわれている演算回路２６のタスクの処理と並行し
て、切換え先のタスクに対応するコンテキストがレジス
タファイル２４-1〜２４-Mのいずれかに存在するか否か
を判別する。

【００４０】このレジスタファイル選択回路１２Ａの判
別に基づいて退避／復帰制御回路１２は、いずれかのレ
ジスタファイル２４-1〜２４-Mに当該切換え先のタスク
に対応するコンテキストが存在する場合には、対応する
レジスタファイル２４-X（Ｘ＝１〜Ｍ）のみをアクティ
ブにするための制御信号ＳC を出力する。

【００４１】これによりそれ以降は、当該アクティブに
されたレジスタファイル２４-Xのみがアクセス可能とな
り、このレジスタファイル２４-Xに格納されているコン
テキストに基づいて演算回路２６はタスクの処理を行な
うこととなる。 ｉｉ） 退避／復帰処理を行なう場合の制御 一方、いずれのレジスタファイル２４-1〜２４-Mにも当
該切換え先のタスクに対応するコンテキストが存在しな
い場合には、レジスタファイル選択回路１２Ａは、タス
クの優先度等に基づいてコンテキスト用メモリ１４に退
避すべきコンテキストが格納されているレジスタファイ
ル２４-Y（Ｙ＝１〜Ｍ）を判別する。

【００４２】これにより退避／復帰制御回路１２は、制
御信号ＳC により、レジスタファイル２４-Yに格納され
ているコンテキストを退避／復帰用内部バス１１を介し
てコンテキスト用メモリ１４に退避する。レジスタファ
イル２４-Yに格納されているコンテキストのコンテキス
ト用メモリ１４への退避が終了すると、退避／復帰制御
回路１２は、再び制御信号ＳC により、レジスタファイ
ル２４-Yに復帰させるべきコンテキストを退避／復帰用
内部バス１１を介してレジスタファイル２４-Yに格納す
る。

【００４３】そして、退避／復帰制御回路１２は、コン
テキストのレジスタファイル２４-Yへの復帰が完了する
と、レジスタファイル２４-Yをアクティブにするための
制御信号ＳC を出力する。これによりそれ以降は、当該
アクティブにされたレジスタファイル２４-Yをアクセス
することが可能となり、このレジスタファイル２４-Yに
格納されているコンテキストに基づいて演算回路２６は
対応するタスクの処理を行なうこととなる。

【００４４】以上の退避／復帰処理は、内部バス１７、
バス制御回路２２、外部バス１３及びデータ用メモリ２
０を用いて現在行なわれている演算回路２６のタスクの
処理と並行して行なうことができるので、現在実行中の
タスクの処理を中断する必要がなく、レジスタファイル
の切換時間のオーバーヘッドを削減することが可能とな
る。従って、マイクロプロセッサ全体のパフォーマンス
を向上させることができる。

【００４５】以上の説明のように、処理すべきタスク数
Ｎがレジスタファイル数Ｍより多い場合にも、見掛け
上、全てのコンテキストをレジスタファイルに格納した
場合と同等の処理を行なうことができ、復帰／退避処理
のために現在実行中のタスクの処理が影響を受けないよ
うに余裕を見込んだ数のレジスタファイルを用意してお
けばよいので、タスク切替に伴うオーバーヘッドを削減
するために最低限必要なレジスタファイル数は少なくて
すむので、簡易な構成を達成できるにもかかわらずマイ
クロプロセッサ全体のパフォーマンスを向上できる。

【００４６】次に図２乃至図１０を参照してより具体的
な動作を説明する。以下においては、説明の簡略化のた
め、レジスタファイル数Ｍ＝２の場合について説明す
る。この場合において、処理すべきタスクは、図２に示
すように、第１タスクＴ1、第２タスクＴ2 、第３タス
クＴ3 、第４タスクＴ4 の４個あり、タスクの優先度
は、数字が小さいほど優先度が高く、第１タスクＴ1 の
優先度＝１（最も優先度が高い）、第２タスクＴ2 の優
先度＝２、第３タスクＴ3 の優先度＝３、第４タスクの
優先度＝４（最も優先度が低い）であるとする。さら
に、タスクの状態としては、図２、図４（ａ）あるいは
図５（ａ）に示すように、タスクを実行中である実行状
態（図中、「ＲＵＮ」と示す。）、直ちにタスクの実行
に移行できる実行可能状態（図中、「ＲＥＡＤＹ」と示
す。）、キー入力待ち等の待機状態（図中、「ＷＡＩ
Ｔ」と示す。）の３状態があるものとする。また、これ
らのタスクの状態に関する情報（例えば、図２参照）
は、退避／復帰制御回路１２が保有している。

【００４７】また、図２乃至図１０においては、図示の
簡略化のため、第１タスクＴ1 をタスクＴ1 、第２タス
クＴ2 をタスクＴ2 、第３タスクＴ3 をタスクＴ3 、第
４タスクＴ4 をタスクＴ4 と表している。また、図４乃
至図１０においては、図示の簡略化のため、バス制御回
路２２及び内部バス１７は図示を省略している。

【００４８】初期状態においては、図２及び図４（ａ）
に示すように、第１タスクＴ1 は実行状態（＝「ＲＵ
Ｎ」）、第２タスクＴ2 、第３タスクＴ3 及び第４タス
クＴ4は実行可能状態（＝「ＲＥＡＤＹ」）にあるもの
とする。この段階では、演算回路２６は、第１レジスタ
ファイル２４-1に格納されている第１タスクＴ1 のコン
テキストに基づいて第１タスクＴ1 の処理を行なってい
る。この第１タスクＴ1 の処理の結果については、内部
バス１７、バス制御回路２２及び外部バス１３を介して
データ用メモリ２０に格納される。

【００４９】そして、第２レジスタファイル２４-2に
は、優先度＝２の第２タスクＴ2 のコンテキストが格納
されている。さらにコンテキスト用メモリ１４には、優
先度＝３のタスク、すなわち、第３タスクＴ3 のコンテ
キスト及び現時点において優先度の最も低い第４タスク
Ｔ4のコンテキストが格納されている。

【００５０】そして、第１タスクＴ1 の処理の途中でキ
ーボードを介したデータ入力待ち状態等が発生すると、
図５（ａ）に示すように、第１タスクＴ1 は待機状態
（＝「ＷＡＩＴ」）となり、演算回路２６は、第２レジ
スタファイル２４-2に格納されている第２タスクＴ2 の
コンテキストを用いて、第２タスクＴ2 を実行状態（＝
「ＲＵＮ」）とする。

【００５１】この第２タスクＴ2 の実行と並行して、退
避／復帰制御回路１２のレジスタファイル選択回路１２
Ａは、図５（ａ）に示した各タスクの優先度及び状態に
基づいて判別を行ない、待機状態（＝「ＷＡＩＴ」）に
ある第１レジスタファイル２４-1に格納されている第１
タスクＴ1 のコンテキストをコンテキスト用メモリ１４
に退避すべき旨の判別を行なう。

【００５２】このレジスタファイル選択回路１２Ａの判
別に基づいて、図３のフローチャートに示すように、退
避／復帰制御回路１２は、制御信号ＳC により第１レジ
スタファイル２４-1から退避／復帰用内部バス１１を介
して、コンテキスト用メモリ１４に第１タスクＴ1 のコ
ンテキストを退避する（ステップＳ１）。

【００５３】図６に第１タスクＴ1 のコンテキストをコ
ンテキスト用メモリ１４に退避後の状態を示す。そし
て、この第１タスクＴ1 のコンテキストの退避処理と並
行して演算回路２６は、第２レジスタファイル２４-2に
格納されている第２タスクＴ2 のコンテキストに基づい
て第２タスクＴ2 の処理を行なうこととなる（ステップ
Ｓ３）。

【００５４】さらに退避／復帰制御回路１２は、コンテ
キスト用メモリ１４にコンテキストが格納されているタ
スクのうち、実行可能状態（＝「ＲＥＡＤＹ」）にあ
り、かつ、最も優先度の高いタスクのコンテキスト（図
５（ａ）参照）、すなわち、この場合においては制御信
号ＳC により第３タスクＴ3 のコンテキストを退避／復
帰用内部バス１１を介して第１レジスタファイル２４-1
に復帰する（ステップＳ２）。

【００５５】図７に第３タスクＴ3 のコンテキストを第
１レジスタファイル２４-1に復帰後の状態を示す。そし
て、第２タスクＴ2 の処理の途中でキーボードを介した
データ入力待ち状態等が発生すると、図８（ａ）に示す
ように、第２タスクＴ2 は待機状態（＝「ＷＡＩＴ」）
となり、演算回路２６は、第１レジスタファイル２４-1
に格納されている第３タスクＴ3 のコンテキストを用
いて、第３タスクＴ3 を実行状態（＝「ＲＵＮ」）とす
る。

【００５６】この第３タスクＴ3 の実行と並行して、退
避／復帰制御回路１２のレジスタファイル選択回路１２
Ａは、図８（ａ）に示した各タスクの優先度及び状態に
基づいて判別を行ない、待機状態（＝「ＷＡＩＴ」）に
ある第２レジスタファイル２４-2 に格納されている第
２タスクＴ2 のコンテキストをコンテキスト用メモリ１
４に退避すべき旨の判別を行なう。

【００５７】このレジスタファイル選択回路１２Ａの判
別に基づいて、図３のフローチャートに示した処理と同
様に、退避／復帰制御回路１２は、制御信号ＳC により
第２レジスタファイル２４-2 から退避／復帰用内部バ
ス１１を介して、コンテキスト用メモリ１４に第２タス
クＴ2 のコンテキストを退避する（図３のステップＳ１
に相当）。

【００５８】図９に第２タスクＴ2 のコンテキストをコ
ンテキスト用メモリ１４に退避後の状態を示す。そし
て、この第２タスクＴ2 のコンテキストの退避処理と並
行して演算回路２６は、第１レジスタファイル２４-1に
格納されている第３タスクＴ3 のコンテキストに基づい
て第３タスクＴ3 の処理を行なうこととなる（図３のス
テップＳ３相当）。

【００５９】さらに退避／復帰制御回路１２は、図１０
に示すように、コンテキスト用メモリ１４にコンテキス
トが格納されているタスクのうち、実行可能状態（＝
「ＲＥＡＤＹ」）にあり、かつ、最も優先度の高いタス
クのコンテキスト（図８（ａ）参照）、すなわち、この
場合においては第４タスクＴ4 のコンテキストを退避／
復帰用内部バス１１を介して第２レジスタファイル２４
-2に復帰する（図３のステップＳ２相当）。

【００６０】そして、以下、同様にしてコンテキストの
退避／復帰及びレジスタ切換えを行なってマルチタスク
処理を実行する。以上の説明のように、本実施形態によ
れば、演算回路２６におけるタスクの実行を中断するこ
となく、すなわち、演算回路２６におけるタスクの実行
と並行してコンテキストの退避／復帰処理を行なうこと
ができ、タスク切替に伴う退避／復帰処理のためのオー
バーヘッドを削減し、マイクロプロセッサ全体のパフォ
ーマンスを向上させることができるのである。

【００６１】さらにコンテキスト用メモリを外部バスと
比較してより高速処理が可能な内部バス（＝退避／復帰
用内部バス）に接続しているため、コンテキスト用メモ
リを退避／復帰用バス制御回路及び退避／復帰用の外部
バスを介してマイクロプロセッサの外部に接続する場合
と比較して回路構成を簡略化することができ、タスク切
替時間の短縮化が図れる。

【００６２】また、マイクロプロセッサがコンテキスト
用メモリを内蔵しているため、マイクロプロセッサとコ
ンテキスト用メモリを接続する必要もなく、接続ミス等
による誤動作が発生することがないため、信頼性を向上
することができる。

【００６３】

【発明の効果】請求項１記載の発明によれば、マルチタ
スク処理装置は、コンテキストの退避／復帰処理を行な
う必要がある場合、すなわち、Ｍ個のレジスタ群に処理
すべきタスクに対応するコンテキストが格納されていな
い場合には、退避／復帰制御手段は、内部バスとは別個
に設けられた退避／復帰用内部バスを介して、いずれか
のレジスタ群に格納されているコンテキストをコンテキ
スト用記憶手段に退避するとともに、コンテキスト用記
憶手段に格納されている処理すべきコンテキストを当該
レジスタ群に復帰させるので、通常のタスク処理をコン
テキストの退避／復帰と並行して行なうことができ、退
避／復帰処理のオーバーヘッドを削減して、マルチタス
ク処理装置全体のパフォーマンスを向上できる。

【００６４】さらにコンテキスト用メモリを外部バスと
比較してより高速処理が可能な退避／復帰用内部バスに
接続しているため、コンテキスト用メモリを外部バスに
接続する場合と比較して回路構成を簡略化することがで
き、タスク切替時間の短縮化が図れ、コンテキスト用メ
モリを外部に接続する必要もないので接続ミス等による
誤動作が発生することがなく信頼性を向上することがで
きる。

【００６５】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、退避／復帰制御手段は、現在
実行中のタスク処理と並行して現在実行中のタスク処理
を除く各タスク処理の優先順位及び処理状態に基づいて
次に退避可能なタスク処理及び復帰すべきタスク処理の
判別処理を行なうので、次に実行すべきタスク処理に対
応するコンテキストは、いずれかのレジスタ群に格納さ
れていることとなり、直ちにレジスタ群の切換を行な
え、切換のオーバーヘッドをより低減することが可能と
なる。

【００６６】請求項３記載の発明によれば、請求項１又
は請求項２記載の発明の効果に加えて、並行して処理す
べき全タスク数をＬ（Ｌ；２以上の整数）とし、 Ｌ≦Ｍ の場合には、全タスク処理に対応するコンテキストをＭ
個のレジスタ群のうちのＬ個のレジスタ群に格納するの
で、タスク切換に伴うコンテキストの退避／復帰処理が
生じることがなく高速に処理を行なうことができ、マル
チタスク処理装置のパフォーマンスを低下させることが
ない。

【００６７】請求項４記載の発明によれば、判別工程
は、現在実行中のタスク処理と並行して現在実行中のタ
スク処理を除く各タスク処理の優先順位及び処理状態に
基づいて次に退避可能なタスク処理及び復帰すべきタス
ク処理を判別し、退避／復帰工程は、判別工程における
判別に基づいて、内部バスとは別個に設けられてコンテ
キストの退避／復帰を行なうための退避／復帰用内部バ
スを介して、退避可能なタスク処理に対応するコンテキ
ストをコンテキスト用記憶手段に退避し、あるいは、コ
ンテキスト用記憶手段からコンテキストをレジスタ群に
復帰させるための制御を行なうので、通常のタスク処理
は内部バスを介して行ない、退避／復帰処理は並行して
退避／復帰用バスを介して行なうことにより退避／復帰
処理のオーバーヘッドを削減して、マルチタスク処理全
体のパフォーマンスを向上できる。

【００６８】請求項５記載の発明によれば、請求項４記
載の発明の作用に加えて、格納工程は、 Ｌ≦Ｍ の場合には、Ｍ個のレジスタ群のうちのＬ個のレジスタ
群に全タスク処理に対応するコンテキストを格納するの
で、タスク切換に伴うコンテキストの退避／復帰処理が
生じることがなく高速に処理を行なうことができ、マル
チタスク処理におけるパフォーマンスを低下させること
がない。

【００６９】請求項６記載の発明によれば、マルチタス
ク処理装置は、制御プログラムに基づいて、現在実行中
のタスク処理と並行して前記現在実行中のタスク処理を
除く各タスク処理の優先順位及び処理状態に基づいて次
に退避可能なタスク処理及び復帰すべきタスク処理を判
別させ、前記判別に基づいて、前記退避／復帰用内部バ
スを介して、前記退避可能なタスク処理に対応するコン
テキストを前記コンテキスト用記憶手段に退避し、ある
いは、前記コンテキスト用記憶手段から前記コンテキス
トを前記レジスタ群に復帰させるための制御を行なうの
で、通常のタスク処理は内部バスを介して行ない、退避
／復帰処理は並行して退避／復帰用バスを介して行なう
ことにより退避／復帰処理のオーバーヘッドを削減し
て、マルチタスク処理全体のパフォーマンスを向上でき
る。

【００７０】請求項７記載の発明によれば、請求項６記
載の発明において、マルチタスク処理装置は、制御プロ
グラムに基づいて、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
スタ群に全タスク処理に対応するコンテキストを格納す
るので、タスク切換に伴うコンテキストの退避／復帰処
理が生じることがなく高速に処理を行なうことができ、
マルチタスク処理におけるパフォーマンスを低下させる
ことがない。

【図面の簡単な説明】

【図１】実施形態のマルチタスク処理装置の概要構成ブ
ロック図である。

【図２】タスク処理の優先度及び状態の例を説明する図
である。

【図３】実施形態の動作処理フローチャートである。

【図４】実施形態の動作説明図（その１）である。

【図５】実施形態の動作説明図（その２）である。

【図６】実施形態の動作説明図（その３）である。

【図７】実施形態の動作説明図（その４）である。

【図８】実施形態の動作説明図（その５）である。

【図９】実施形態の動作説明図（その６）である。

【図１０】実施形態の動作説明図（その７）である。

【図１１】従来のマルチタスク処理装置の概要構成ブロ
ック図である。

【符号の説明】

１０ レジスタ回路 １１ 退避／復帰用内部バス １２ 退避／復帰制御回路 １２Ａ レジスタファイル選択回路 １３ 外部バス １４ コンテキスト用メモリ １５ 退避／復帰用データバス １６ 退避／復帰用アドレスバス １７ 内部バス ２０ データ用メモリ ２２ バス制御回路 ２４-1〜２４-M レジスタファイル（レジスタ群） ２６ 演算回路 ３０ マイクロプロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩見 彰睦 静岡県浜松市半田町3776 医大宿舎Ｋ− 544 (72)発明者 仲野 巧 愛知県宝飯郡音羽町長沢八王子49 (72)発明者 板橋 光義 静岡県裾野市御宿1500 矢崎総業株式会社 内 (72)発明者 記録 真史 静岡県裾野市御宿1500 矢崎総業株式会社 内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 各々がコンテキストを格納するＭ個
   （Ｍ；２以上の整数）のレジスタ群と、タスク処理を行
   なうべく前記Ｍ個のレジスタ群に接続された内部バス
   と、前記内部バスに接続され前記内部バスと外部の外部
   バスとの間のインターフェース動作を行うバス制御回路
   と、を有し、選択したいずれか一のレジスタ群に格納さ
   れている前記コンテキストに基づいて複数の前記タスク
   処理を順次行なうとともに、前記外部バスを介して外部
   とデータのやりとりを行うマルチタスク処理装置におい
   て、 前記コンテキストを格納するコンテキスト用記憶手段
   と、 前記内部バスとは別個に設けられ、かつ、前記Ｍ個のレ
   ジスタ群と前記コンテキスト用記憶手段との間に設けら
   れて前記コンテキストの退避／復帰を行なうための退避
   ／復帰用内部バスと、 前記退避／復帰用内部バスを介して、前記コンテキスト
   を前記コンテキスト用記憶手段に退避し、あるいは、前
   記コンテキスト用記憶手段から前記コンテキストを前記
   レジスタ群に復帰させるための制御を行なう退避／復帰
   制御手段と、 を備えたことを特徴とするマルチタスク処理装置。
2. 【請求項２】 請求項１記載のマルチタスク処理装置に
   おいて、 前記退避／復帰制御手段は、現在実行中のタスク処理と
   並行して前記現在実行中のタスク処理を除く各タスク処
   理の優先順位及び処理状態に基づいて次に退避可能なタ
   スク処理及び復帰すべきタスク処理の判別処理を行なう
   ことを特徴とするマルチタスク処理装置。
3. 【請求項３】 請求項１又は請求項２記載のマルチタス
   ク処理装置において、 並行して処理すべき全タスク数をＬ（Ｌ；２以上の整
   数）とし、 Ｌ≦Ｍ の場合には、全タスク処理に対応するコンテキストを前
   記Ｍ個のレジスタ群のうちのＬ個のレジスタ群に格納す
   ることを特徴とするマルチタスク処理装置。
4. 【請求項４】 各々がコンテキストを格納するＭ個
   （Ｍ；２以上の整数）のレジスタ群と、タスク処理を行
   なうべく前記Ｍ個のレジスタ群に接続された内部バス
   と、前記内部バスに接続され前記内部バスと外部の外部
   バスとの間のインターフェース動作を行うバス制御回路
   と、前記内部バスとは別個に設けられ、かつ、前記Ｍ個
   のレジスタ群と前記コンテキスト用記憶手段との間に設
   けられて前記コンテキストの退避／復帰を行なうための
   退避／復帰用内部バスと、を有し、選択したいずれか一
   のレジスタ群に格納されている前記コンテキストに基づ
   いて複数の前記タスク処理を順次行なうとともに、前記
   外部バスを介して外部とデータのやりとりを行うマルチ
   タスク処理装置のマルチタスク処理制御方法であって、 現在実行中のタスク処理と並行して前記現在実行中のタ
   スク処理を除く各タスク処理の優先順位及び処理状態に
   基づいて次に退避可能なタスク処理及び復帰すべきタス
   ク処理を判別する判別工程と、 前記判別に基づいて、前記退避／復帰用内部バスを介し
   て、前記退避可能なタスク処理に対応するコンテキスト
   を前記コンテキスト用記憶手段に退避し、あるいは、前
   記コンテキスト用記憶手段から前記コンテキストを前記
   レジスタ群に復帰させるための制御を行なう退避／復帰
   制御工程と、 を備えたことを特徴とするマルチタスク処理制御方法。
5. 【請求項５】 請求項４記載のマルチタスク処理制御方
   法において、 並行して処理すべき全タスク数をＬ（Ｌ；２以上の整
   数）とし、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
   スタ群に全タスク処理に対応するコンテキストを格納す
   る格納工程を備えたことを特徴とするマルチタスク処理
   制御方法。
6. 【請求項６】 各々がコンテキストを格納するＭ個
   （Ｍ；２以上の整数）のレジスタ群と、タスク処理を行
   なうべく前記Ｍ個のレジスタ群に接続された内部バス
   と、前記内部バスに接続され前記内部バスと外部の外部
   バスとの間のインターフェース動作を行うバス制御回路
   と、前記内部バスとは別個に設けられ、かつ、前記Ｍ個
   のレジスタ群と前記コンテキスト用記憶手段との間に設
   けられて前記コンテキストの退避／復帰を行なうための
   退避／復帰用内部バスと、を有し、選択したいずれか一
   のレジスタ群に格納されている前記コンテキストに基づ
   いて複数の前記タスク処理を順次行なうとともに、前記
   外部バスを介して外部とデータのやりとりを行うマルチ
   タスク処理装置にマルチタスク処理を行わせるための制
   御プログラムを記憶した制御プログラム記憶媒体であっ
   て、 現在実行中のタスク処理と並行して前記現在実行中のタ
   スク処理を除く各タスク処理の優先順位及び処理状態に
   基づいて次に退避可能なタスク処理及び復帰すべきタス
   ク処理を判別させ、 前記判別に基づいて、前記退避／復帰用内部バスを介し
   て、前記退避可能なタスク処理に対応するコンテキスト
   を前記コンテキスト用記憶手段に退避し、あるいは、前
   記コンテキスト用記憶手段から前記コンテキストを前記
   レジスタ群に復帰させるための制御を行なう、 制御プログラムを記憶したことを特徴とする制御プログ
   ラム記憶媒体。
7. 【請求項７】 請求項６記載の制御プログラム記憶媒体
   において、 並行して処理すべき全タスク数をＬ（Ｌ；２以上の整
   数）とし、 Ｌ≦Ｍ の場合には、前記Ｍ個のレジスタ群のうちのＬ個のレジ
   スタ群に全タスク処理に対応するコンテキストを格納す
   る、 制御プログラムを記憶したことを特徴とする制御プログ
   ラム記憶媒体。