JPH10240556A - 共有メモリを持つ疎結合計算機システム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】メインメモリ、プロセッサをそれぞれ独立して
保持する少なくとも２つの疎結合計算機を、ネットワー
クに接続した計算機システムにおいて、共有メモリ上に
ＤＭＡバッファを設け、一方の計算機が故障した際、別
の計算機に高速に切り替える。 【解決手段】ＤＭＡ処理よってメインメモリに転送され
るデータを現用系計算機と待機系計算機のプロセス双方
からアクセス可能な共有メモリに配置する。また、待機
系計算機が入出力命令を発行してしまわないように待ち
合わせのための第１のフラグを設ける。現用系での入力
完了を示す割り込みがあったことを示す第２フラグを設
ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】メインメモリ、プロセッサを
それぞれ独立して保持する少なくとも２つの計算機を、
ネットワークで結合した疎結合計算機システムにおい
て、一方の計算機が故障した際、別の計算機に高速に切
り替える手段を提供する。

【０００２】

【従来の技術】従来、一方の計算機が故障した場合、故
障した計算機で実行していたプログラムを別の計算機で
実行するシステムが存在した。以下、通常、プログラム
を実行する計算機を現用系計算機と呼び、現用系計算機
の故障を監視して現用系計算機が故障したら現用系計算
機で動作していたプログラムを引き継いで実行する計算
機を待機系計算機と呼ぶ。たとえば、ＡＣＭ Ｔｒａｎ
ｓａｃｔｉｏｎｓ ｏｎＣｏｍｐｕｔｅｒ Ｓｙｓｔｅ
ｍｓ、Ｖｏｌ．１４、Ｎｕｍｂｅｒ １、Ｆｅｂｒｕａ
ｒｙ １９９６の８０ページから１０７ページに掲載さ
れているＴＨＯＭＡＳ Ｃ． ＢＲＥＳＳＯＵＤ他によ
る“Ｈｙｐｅｒｖｉｏｓｒ−ＢａｓｅｄＦａｕｌｔ−Ｔ
ｏｌｅｒａｎｃｅ”で述べられているように、仮想計算
機の技術を用いて、耐故障に対する特別な機能を持たな
いオペレーティングシステムやアプリケーションでも耐
故障性を向上する技術があった。ＴＨＯＭＡＳ Ｃ．Ｂ
ＲＥＳＳＯＵＤ他による技術では、ネットワークによっ
て２つの計算機を接続し、現用系計算機の命令列を定期
的に監視用の割り込みをかけ、待機系計算機でも同じ命
令列を実行させる。現用系計算機で発生した入出力割り
込みは、定期的な監視用の割り込みの際にまとめて、オ
ペレーティングシステムに報告される。待機系計算機に
おいても定期的に監視用の割り込みをかけ、現用系計算
機で発生した割り込みをまとめて、待機系計算機のオペ
レーティングシステムに報告することで、割り込み処理
動作も含めて、現用系計算機と待機系計算機が実行する
命令列を同じにすることができる。また、待機系計算機
の監視用の割り込みにおいて、現用系計算機からの割り
込み情報をネットワーク経由で送信するので、現用系計
算機が故障した場合には、待機系計算機の監視用の割り
込みにおいて現用系計算機からの割り込み情報が一定時
間待っても到着しない等の要因によって待機系計算機が
現用系計算機の故障を知ることができる。

【０００３】

【発明が解決しようとする課題】通常の計算機システム
においては、プロセッサと入出力の多重度をあげるため
に、入出力装置とメモリの間の転送は、プロセッサを経
由せず、直接転送するＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏ
ｒｙ Ａｃｃｅｓｓ）処理方式によって実現されてお
り、現用系計算機のプロセッサで実行した命令列を待機
系計算機のプロセッサで実行するだけでは、現用系計算
機のメインメモリと待機系計算機のメインメモリの内容
が同一にならない。このため、ＴＨＯＭＡＳ Ｃ． Ｂ
ＲＥＳＳＯＵＤ他の技術では、入出力データの内容を待
機系計算機にも反映させるため、現用系計算機で発行し
た入出力命令と同じ入出力命令を待機系計算機でも発行
する。したがって、１回の入出力のために２回以上の入
出力が必要となり、入出力が多く発生するプログラムが
動作している場合、入出力の処理のための時間が余分に
かかってしまうという課題があった。

【０００４】

【課題を解決するための手段】上述の問題を解決するた
め、ＤＭＡ処理によってメインメモリに転送されるデー
タを、現用系計算機と待機系計算機のプロセッサ双方か
らアクセス可能な共有メモリに配置する。このことによ
り、現用系計算機の入力データが、待機系計算機と同一
になるため、現用系計算機で実行した入力命令を待機系
計算機で発行する必要がなくなり、入出力の処理の時間
が半減する。

【０００５】また、ＤＭＡ処理によって得られるデータ
を格納するＤＭＡ領域が現用系計算機と待機系計算機で
同一になるため、待機系計算機が入力命令を発行する前
に、現用系計算機で入出力命令を発行してしまうと、待
機系計算機では入力命令を発行する前に、ＤＭＡが発生
したように見えてしまい、結果として、現用系計算機と
待機系計算機の実行する命令列が異なる可能性がある。
このため、待機系計算機が入出力命令を発行する前に、
現用系計算機で入力命令を発行してしまわないように待
ち合わせのための第１のフラグを設ける。

【０００６】さらに、現用系計算機と待機系計算機がそ
れぞれが入力命令を発行した後に、現用系計算機が故障
した場合、入力が現用系計算機で終了したか否かが待機
系計算機に通知されないと、入力命令を再実行する必要
があるかどうか判定ができない。このため、現用系での
入力完了を示す割り込みがあったことを示す第２のフラ
グを設ける。

【０００７】本発明における上述の手段を用いることに
よって、一方の計算機が故障した際、別の計算機に高速
に切り替える手段を提供する。

【０００８】

【発明の実施の形態】図１に本発明における疎結合計算
機システムの実施例の一つを示す。

【０００９】疎結合計算機システム１００は、複数の１
０１（１）で示す計算機１、および、１０１（２）で示
す計算機２から構成され、ネットワーク１３０、およ
び、共有メモリ１１０によって結合される。各計算機１
０１は、それぞれ、プロセッサ１０２、メインメモリ１
０３、共有ディスクコントローラ１０４、ネットワーク
コントローラ１０５を保持しており、プロセッサ１０
２、メインメモリ１０３、共有ディスクコントローラ１
０４、ネットワークコントローラ１０５は、システムバ
スによって結合される。共有ディスクコントローラ１０
４は、共有ディスク１２０に接続される。共有ディスク
１２０は、各計算機１０１の両方の共有ディスクコント
ローラ１０４からアクセス可能であり、公知の技術、た
とえば、２ポートのＳＣＳＩインタフェースを持つディ
スクによって実現可能である。共有メモリ１１０は、割
り込み待ち合わせフラグ１１１、割り込み情報保存キュ
ー１１２、ＤＭＡバッファ１１３、入出力レジスタ読み
込み情報保存キュー１１４から構成される。

【００１０】図２は、各計算機１０１におけるプロセッ
サ１０２からアクセス可能なアドレス空間を示してい
る。それぞれのアドレス空間は、それぞれ、メインメモ
リ１０２、共有メモリ空間１０３、Ｉ／Ｏレジスタ１４
０の３種類の領域から構成されている。３種類のメモリ
領域は、各計算機１０１において同じアドレス空間に割
り当てられ、たとえば、図２の実施例においては、各計
算機１０１のメインメモリ１０２はすべて０番地から始
まり、共有メモリ空間はすべて“０ｘＥ００００００
０”から始まり、Ｉ／Ｏレジスタはすべて“０ｘＦ００
０００００“から始まる。ただし、メインメモリ１０２
とＩ／Ｏレジスタ１４０は、各計算機が独立して内容を
保持し、共有メモリ１１０の内容は同一になるように参
照できる。この共有メモリ１１０は、たとえば、デュア
ルポートメモリのような公知の技術を用いて実現するこ
とができる。

【００１１】図３は、メインメモリ１０２の内部構成を
示している。メインメモリ１０２は、ユーザプログラム
格納部１０２１、オペレーティングシステム制御プログ
ラム格納部１０２２、仮想計算機制御プログラム格納部
１０２３から構成され、仮想計算機制御プログラム１０
２３には、現在、現用系計算機か待機系計算機かを識別
するための現用系フラグ１０２４、割り込みが発生した
時に、プロセッサ１０２のプログラムカウンタの値や内
部レジスタの値を格納するためのプロセッサ状態待避領
域１０２５、仮想計算機内割り込みベクタ１０２６を含
む。仮想計算機内割り込みベクタ１０２６については後
述する。

【００１２】図４は、共有メモリ１１０に含まれる割り
込み情報保存キュー１１２の構成を示している。割り込
み情報保存キューは現用系先頭ポインタ１１２１、現用
系末尾ポインタ１１２２、待機系先頭ポインタ１１２
３、待機系末尾ポインタ１１２４、割り込み要因保存バ
ッファ１１２５から構成される。

【００１３】割り込み要因保存バッファ１１２５は、現
用系計算機１０１（１）で発生した割り込みを保存して
おくための環状バッファであり、現用系計算機１０１
（１）、待機系計算機１０１（２）の双方で同じタイミ
ングで割り込みをオペレーティングシステムに通知する
ために用いられる。現用系計算機１０１（１）において
新たに発生した割り込み要因は、現用系末尾ポインタ１
１２２を一つずつ加算し、現用系末尾ポインタ１１２２
の示すバッファの位置に格納される。現用系先頭ポイン
タ１１２１は、現用系計算機１０１（１）のオペレーテ
ィングシステムに対して割り込みを通知するために用い
られ、現用系先頭ポインタ１１２１から現用系末尾ポイ
ンタ１１２２が示すインデックスの割り込み要因保存バ
ッファ１１２５の内容が次にオペレーティングシステム
に通知する割り込み要因となる。同様に、待機系先頭ポ
インタ１１２３、待機系末尾ポインタ１１２４は、待機
系計算機１０１（２）のために保存されている割り込み
を示すポインタである。

【００１４】図５は入出力レジスタ読み込み情報保存キ
ューを示している。

【００１５】入出力レジスタ読み込み情報保存キュー１
１４は、現用系ポインタ１１４１、待機系ポインタ１４
２、入出力レジスタ読み込み情報バッファ１１４３から
構成され、入出力レジスタの内容を現用系計算機１０１
（１）で読み込んだ値を格納しておき、待機系計算機１
０１（２）において、同じ入出力レジスタの値を読み込
む際に、入出力レジスタの値を実際に読むのではなく、
入出力レジスタ読み込み情報保存キュー１１４に格納さ
れている値を用いる。このようにすることで、現用系計
算機１０１（１）での入出力の動作を待機系計算機１０
１（２）で模倣することが可能となる。

【００１６】図６は、仮想計算機内割り込みベクタ１０
２６の構成を示している。本発明における計算機１０１
においては、まず、割り込みが発生した際に、仮想計算
機内で処理を行い、次にオペレーティングシステムにお
いて処理を実行する。通常、プロセッサが直接参照する
割り込みベクタは、オペレーティングシステムの割り込
み処理プログラムの先頭アドレスが格納されているが、
本発明においては、プロセッサが直接参照する割り込み
ベクタには、仮想計算機内の割り込み処理プログラムの
先頭アドレスが格納する。仮想計算機内割り込みベクタ
１０２６にはオペレーティングシステムの割り込み処理
の先頭アドレスが格納してあり、仮想計算機内割り込み
ベクタ１０２６で示される割り込み処理が終了したら次
にオペレーティングシステムの割り込み処理を実行する
ように制御される。

【００１７】仮想計算機内割り込みベクタに登録されて
いる割り込み処理の中で、本発明を実現するために必要
な割り込み処理である命令係数カウンタ割り込み、ペー
ジアクセス割り込み、Ｉ／Ｏ割り込みについて説明す
る。命令係数カウンタ割り込みは、プロセッサで実行す
る命令が一つ実行されるたびに一つ減じられる命令係数
カウンタが０になった時に発生する割り込みであり、た
とえば、公知の技術としては、ＨＰ社のＰＡ−ＲＩＳＣ
プロセッサで実現されており、前述のＴＨＯＭＡＳＣ．
ＢＲＥＳＳＯＵＤ他の論文で紹介されている。ページ
アクセス割り込み、Ｉ／Ｏ割り込みはそれぞれ公知の技
術として広く知られるものであり、たとえば、Ｇａｒｒ
ｙ Ｋａｎｅによる「ＰＡ−ＲＩＳＣ２．０ Ａｒｃｈ
ｉｔｅｃｔｕｒｅ」、Ｐｒｉｎｔｉｃｅ Ｈａｌｌ（Ｉ
ＳＢＮ ０−１３−１８２７３４）にその技術が公開さ
れている。

【００１８】図７は、現用系計算機１０１（１）におけ
る仮想計算機の命令係数カウンタ割り込み処理を示して
いる。ステップ７０１においては、プロセッサの状態を
プロセッサ状態退避領域１０２５に保存する。次に、ス
テップ７０２において割り込み情報保存キュー１１２の
現用系先頭ポインタと現用系末尾ポインタを比較し、現
用系計算機１０１（１）のオペレーティングシステムに
通知すべき割り込み情報があるかチェックし、通知すべ
き割り込み情報があればステップ７０３からステップ７
０６の処理を行う。ステップ７０３においては、エント
リの割り込み種別を取り出し、ステップ７０４において
仮想計算機内割り込みベクタ１０２６らら割り込み種別
に対応するオペレーティングシステムの割り込み処理ア
ドレスを取り出す。次にステップ７０５では、ステップ
７０４で得たオペレーティングシステムの割り込み処理
アドレスへコンテキストを切り替えて実行する。ステッ
プ７０５で実行した処理が終了したら、現用系先頭ポイ
ンタを一つ進め、ステップ７０２の判定処理を再び実行
する。もしステップ７０２の判定処理によって、オペレ
ーティングシステムに通知すべき割り込みがなければ、
ステップ７０７にて命令係数カウンタの設定を行い、ス
テップ７０８にてプロセッサの状態をプロセッサ状態退
避領域から回復することで、命令係数カウンタ割り込み
が発生する前の状態にプロセッサの状態を回復する。

【００１９】図８は待機系計算機１０１（２）における
仮想計算機の命令係数カウンタ割り込み処理を示してい
る。本処理は、図７で示した現用系計算機１０１（１）
における仮想計算機の命令係数カウンタ割り込み処理と
ほぼ同じであるが、ステップ８０２、ステップ８０６に
て待機系先頭ポインタ１１２３、ならびに、待機系末尾
ポインタ１１２４を使用する点が異なる。

【００２０】図９は現用系計算機１０１（１）における
仮想計算機のページアクセス割り込み処理を示すＰＡＤ
図である。本処理では、Ｉ／Ｏレジスタへのアクセスを
仮想計算機でモニタするための処理を行う。まずはじめ
に、ステップ９０１においては、アクセスされたのがＩ
／Ｏレジスタへのアクセスかどうかを判定する。この判
定処理は、たとえば、アクセスされたアドレスがＩ／Ｏ
レジスタの範囲かどうかチェックすることにより可能で
ある。次にステップ９０２にてＩ／Ｏレジスタへのアク
セスがｒｅａｄかｗｒｉｔｅかを判定する。もしＩ／Ｏ
レジスタへのｗｒｉｔｅであればステップ９０３にて割
り込み待ち合わせフラグ１１１を０とし、ステップ９０
４にて入出力待ち合わせフラグ１１５が１に設定される
までステップ９０４を実行する。もしステップ９０２に
て、Ｉ／Ｏレジスタへのｒｅａｄであると判定されれ
ば、ステップ９０５にて実際のＩ／Ｏレジスタからの読
み込みを行いステップ９０６にてレジスタ情報をＩ／Ｏ
レジスタ読み込み情報保存キューに書き込む。また、ス
テップ９０１にて、アクセスされたのがＩ／Ｏレジスタ
のアドレス範囲でないと判定された場合には、オペレー
ティングシステムのページ割り込み処理へコンテキスト
を移す。

【００２１】図１０は待機系計算機１０１（２）におけ
る仮想計算機のページアクセス割り込み処理を示すＰＡ
Ｄ図である。本処理では、図９に示した処理同様、Ｉ／
Ｏレジスタへのアクセスを仮想計算機でモニタするため
の処理を行う。まずはじめに、ステップ１００１におい
て、アクセスされたのがＩ／Ｏレジスタへのアクセスか
どうかを判定する。この判定処理は、たとえば、アクセ
スされたアドレスがＩ／Ｏレジスタの範囲かどうかチェ
ックすることにより可能である。次にステップ１００２
にてＩ／Ｏレジスタへのアクセスがｒｅａｄかｗｒｉｔ
ｅかを判定する。もしアクセスされたのが、Ｉ／Ｏレジ
スタへのｗｒｉｔｅであればステップ１００３にて入出
力待ち合わせフラグ１１１を０とし、ステップ１００４
にて割り込み待ち合わせフラグ１１５が１に設定される
までステップ１００４を実行する。もしステップ１００
２にて、Ｉ／Ｏレジスタへのｒｅａｄであると判定され
れば、ステップ１００５にてレジスタ情報をＩ／Ｏレジ
スタ読み込み情報保存キューから読み出す。また、ステ
ップ１００１にて、アクセスされたのがＩ／Ｏレジスタ
のアドレス範囲でないと判定された場合には、オペレー
ティングシステムのページ割り込み処理へコンテキスト
を移す。

【００２２】図１１は、現用系計算機１０１（１）にお
ける仮想計算機の入出力割り込み処理を示すＰＡＤ図で
ある。本処理では、ステップ１１０１にて割り込み要因
を割り込み情報保存キューに格納し、ステップ１１０２
にて、現用系先頭ポインタ１１２１を一つ増やす。ステ
ップ１１０３にて同様に待機系先頭ポインタ１１２３も
一つ増やす。またDMAが完了したことを通知するため、
ステップ１１０４にて割り込み待ち合わせフラグ１１１
が０かどうかをチェックし、もし０であれば、待機系が
入出力完了割り込みを待ち合わせしているので、ステッ
プ１１０５にて割り込み待ち合わせフラグ１１１を１に
設定して待ち合わせを解除する。

【００２３】図１２は、本発明における疎結合計算機シ
ステムの実施例の一つである。図１２における疎結合計
算機システムは、図１で示した実施例の共有メモリ１１
０をリモートメモリ直接通信機能付アダプタ、および、
計算機システム１０１にそれぞれ独立に接続された共用
メモリ１８２で代用する構成を示している。本発明にお
いては、図１２に示す共有メモリ１８２は、たとえば、
Ｒｉｃｈａｒｄ Ｂ．Ｇｉｌｌｅｔによる「Ｍｅｍｏｒ
ｙ Ｃｈａｎｎｅｌ Ｎｅｔｗｏｒｋ ＦｏｒＰＣ
Ｉ」、Ｆｅｂ １９９６、ＩＥＥＥ Ｍｉｃｒｏで述べ
られている公知の技術を利用することによって、実現す
ることが可能である。

【００２４】

【発明の効果】本発明によれば、現用の計算機から待機
用の計算機に高速に切り替えることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す疎結合計算機システム
の構成図

【図２】本発明の一実施例における疎結合計算機システ
ムのアドレス空間の構成図

【図３】本発明の一実施例における疎結合計算機システ
ムの各計算機が保持するメインメモリの構成図

【図４】本発明の一実施例における疎結合計算機システ
ムが保持する共有メモリシステム内の割り込み情報保存
キューの構成図

【図５】本発明の一実施例における疎結合計算機システ
ムが保持する共有メモリシステム内の入出力レジスタ読
み込み情報保存キューの構成図

【図６】本発明の一実施例における疎結合計算機システ
ムの各計算機が保持するメインメモリ内の仮想計算機内
割り込みベクタの構成図

【図７】本発明の一実施例における疎結合計算機システ
ムの現用系計算機における仮想計算機制御部の命令計数
カウンタ割り込み処理を説明するＰＡＤ図

【図８】本発明の一実施例における疎結合計算機システ
ムの待機系計算機における仮想計算機制御部の命令計数
カウンタ割り込み処理を説明するＰＡＤ図

【図９】本発明の一実施例における疎結合計算機システ
ムの現用系計算機における仮想計算機制御部のページア
クセス割り込み処理を説明するＰＡＤ図

【図１０】本発明の一実施例における疎結合計算機シス
テムの待機系計算機における仮想計算機制御部のページ
アクセス割り込み処理を説明するＰＡＤ図

【図１１】本発明の一実施例における疎結合計算機シス
テムの現用系計算機における仮想計算機制御部のＩ／Ｏ
割り込み処理を説明するＰＡＤ図

【図１２】本発明の一実施例を示す疎結合計算機システ
ムの構成図

【符号の説明】

１００…疎結合計算機システム、１０１…計算機、１０
２…プロセッサ、１０３…メインメモリ、１０４…共有
ディスクコントローラ、１０５…ネットワークコントロ
ーラ、１１０…共有メモリ、１１１…割り込み待ち合わ
せフラグ、１１２…割り込み情報保存キュー、１１３…
ＤＭＡバッファ、１１４…入出力レジスタ読み込み情報
保存キュー、１１５…入出力待ち合わせフラグ、１２０
…共有ディスク、１３０…ネットワーク、１０２１…ユ
ーザプログラム格納部、１０２２…オペレーティングシ
ステム制御プログラム格納部、１０２３…仮想計算機制
御プログラム格納部、１０２４…現用系フラグ、１０２
５…プロセッサ状態待避領域、１０２６…仮想計算機内
割り込みベクタ、１１２１…現用系先頭ポインタ、１１
２２…現用系末尾ポインタ、１１２３…待機系先頭ポイ
ンタ、１１２４…待機系末尾ポインタ、１１２５…割り
込み要因保存バッファ、１１４１…現用系ポインタ、１
１４２…待機系ポインタ、１１４３…入出力レジスタ読
み込み情報バッファ、１０２６１：仮想計算機制御プロ
グラムにおける命令計数カウンタ割り込み処理手続き、
１０２６２…オペレーティングシステムにおける命令計
数カウンタ割り込み処理手続き、１０２６３…仮想計算
機制御プログラムにおけるページアクセス割り込み処理
手続き、１０２６４…オペレーティングシステムにおけ
るページアクセス割り込み処理手続き、１０２６５…仮
想計算機制御プログラムにおけるＩ／Ｏ割り込み処理手
続き、１０２６６：オペレーティングシステムにおける
Ｉ／Ｏ割り込み処理手続き、７０１〜７０８…現用系計
算機における仮想計算機制御部の命令計数カウンタ割り
込み処理のステップ、８０１〜８０８…待機系計算機に
おける仮想計算機制御部の命令計数カウンタ割り込み処
理のステップ、９０１〜９０７…現用系計算機における
仮想計算機制御部のページアクセス割り込み処理のステ
ップ、１００１〜１００６…待機系計算機における仮想
計算機制御部のページアクセス割り込み処理のステッ
プ、１１０１〜１１０５…現用系計算機における仮想計
算機制御部のＩ／Ｏ割り込み処理のステップ、１８１…
リモートメモリ直接通信機能付きアダプタ、１８２…共
用メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀川 和雄 神奈川県川崎市幸区鹿島田890番地 株式 会社日立製作所情報・通信開発本部内 (72)発明者 林 剛久 神奈川県川崎市幸区鹿島田890番地 株式 会社日立製作所情報・通信開発本部内 (72)発明者 石井 保弘 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 大野 正太郎 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウェア開発本部内

Claims (1)

【特許請求の範囲】
1. 【請求項１】メインメモリとプロセッサと入出力制御装
   置をそれぞれ独立して保持する少なくとも２つ以上の計
   算機をネットワークで結合し、現用系計算機である一つ
   の計算機の命令列を待機系計算機である他の一つ以上の
   計算機で模倣する疎結合計算機システムであって、 該現用系計算機、および、該待機系計算機のプロセッサ
   から読み込み、および、書き込みが可能な共有メモリを
   もち、該共有メモリには、ＤＭＡバッファと入出力レジ
   スタ読み込み情報保存キューと割り込み情報保存キュー
   と割り込み待ち合わせフラグと入出力待ち合わせフラグ
   とを持ち、該ＤＭＡバッファは、入出力制御装置からの
   データをプロセッサを経由しないで転送するメモリ領域
   であり、該入出力レジスタ読み込み情報保存キューは、
   該現用系計算機において該現用系計算機が保持する入出
   力制御装置の状態を読み出す命令の実行履歴を保存し、
   該割り込み情報保存キューは、該現用系計算機で発生し
   た割り込み情報を保存し、該入出力待ち合わせフラグ
   は、待機系計算機が該待機系計算機が保持する入出力制
   御装置に対する制御命令を実行する直前で設定され、該
   現用系計算機において該現用系計算機が保持する入出力
   制御装置に対する制御命令を実行する際、該入出待ち合
   わせフラグ設定されるまで、該現用系計算機は待ち合わ
   せをし、該割り込み待ち合わせフラグは、該現用系計算
   機が保持する入出力制御装置において該ＤＭＡバッファ
   に入出力動作を完了したことを通知するための割り込み
   が発生した際に設定されるフラグであって、該待機系計
   算機が保持する入出力制御装置に対する制御命令を実行
   する際に、該割り込み待ち合わせフラグが設定されるま
   で、該待機系計算機が待ち合わせを行うことを特徴とす
   る疎結合計算機システム。