JP3102380B2 - オンライン制御記憶交換装置 - Google Patents
オンライン制御記憶交換装置Info
- Publication number
- JP3102380B2 JP3102380B2 JP09136034A JP13603497A JP3102380B2 JP 3102380 B2 JP3102380 B2 JP 3102380B2 JP 09136034 A JP09136034 A JP 09136034A JP 13603497 A JP13603497 A JP 13603497A JP 3102380 B2 JP3102380 B2 JP 3102380B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- central processing
- control storage
- storage
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、システムのオンライン運用中に、制御記憶を
交換可能な情報処理装置に関する。
し、特に、システムのオンライン運用中に、制御記憶を
交換可能な情報処理装置に関する。
【０００２】
【従来の技術】マイクロプログラム制御方式を採用して
いる情報処理装置は、ソフトウェア命令をハードウェア
で実行させるためにレジスタ等の動作を規定するマイク
ロプログラムを格納した制御記憶が用いられている。
いる情報処理装置は、ソフトウェア命令をハードウェア
で実行させるためにレジスタ等の動作を規定するマイク
ロプログラムを格納した制御記憶が用いられている。
【０００３】従来の情報処理装置では、制御記憶の交換
は、オンライン状態で運用しているシステムを一旦停止
させ、制御記憶データを、主記憶装置上から、情報処理
装置の初期化により、制御記憶の転送を行っている。
は、オンライン状態で運用しているシステムを一旦停止
させ、制御記憶データを、主記憶装置上から、情報処理
装置の初期化により、制御記憶の転送を行っている。
【０００４】
【発明が解決しようとする課題】従来の情報処理装置に
おいては、制御記憶を交換するために、システムを一旦
停止させなければならない、という問題点を有してい
る。
おいては、制御記憶を交換するために、システムを一旦
停止させなければならない、という問題点を有してい
る。
【０００５】このため、２４時間無停止のシステムで
は、制御記憶の交換自体が不可能である。
は、制御記憶の交換自体が不可能である。
【０００６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、制御記憶を交換
するに当り、オンライン運用中のシステムを一旦停止す
ることを不要とし、業務を停止することなく制御記憶を
交換可能とした情報処理装置を提供することにある。
てなされたものであって、その目的は、制御記憶を交換
するに当り、オンライン運用中のシステムを一旦停止す
ることを不要とし、業務を停止することなく制御記憶を
交換可能とした情報処理装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の情報処理装置は、その概略を述べれば、制
御記憶（マイクロプログラム）方式を採用している情報
処理装置において、オンライン運用中に制御記憶データ
を交換する場合に、制御記憶を一旦アイドル状態にして
制御記憶データの転送を行う、ようにしたものである。
め、本発明の情報処理装置は、その概略を述べれば、制
御記憶（マイクロプログラム）方式を採用している情報
処理装置において、オンライン運用中に制御記憶データ
を交換する場合に、制御記憶を一旦アイドル状態にして
制御記憶データの転送を行う、ようにしたものである。
【０００８】本発明は、主記憶装置に共通に接続され、
制御記憶部格納部をそれぞれ有する複数の中央処理装置
と、保守診断装置とを含み、オンライン状態で運用され
る情報処理装置であって、前記中央処理装置の制御記憶
データを交換する場合、前記保守診断装置の制御記憶部
に格納されている制御記憶データを前記主記憶装置に転
送して前記主記憶装置上に展開し、次にオンライン状態
で運用されている前記情報処理装置に対して、制御記憶
の交換要求が発行されると、前記各中央処理装置内に設
けられた制御記憶制御回路は前記制御記憶の交換要求を
受けて、前記各中央処理装置に対して、現在実行してい
るソフトウェア命令が終了した段階で、次に実行するソ
フトウェア命令を保留する指示を発行して、制御記憶を
アイドル状態に移行させ、前記主記憶装置上に予め展開
されている制御記憶データを、前記中央処理装置内に設
けられた制御記憶転送回路によって、前記主記憶装置か
ら前記中央処理装置内の前記制御記憶格納部に転送す
る。また、前記複数の中央処理装置の全てに制御記憶デ
ータが転送されると、前記各中央処理装置では、前記制
御記憶制御回路がソフトウェア命令の保留を解除し、制
御記憶交換前に保留したソフトウェア命令から処理を再
開する。
制御記憶部格納部をそれぞれ有する複数の中央処理装置
と、保守診断装置とを含み、オンライン状態で運用され
る情報処理装置であって、前記中央処理装置の制御記憶
データを交換する場合、前記保守診断装置の制御記憶部
に格納されている制御記憶データを前記主記憶装置に転
送して前記主記憶装置上に展開し、次にオンライン状態
で運用されている前記情報処理装置に対して、制御記憶
の交換要求が発行されると、前記各中央処理装置内に設
けられた制御記憶制御回路は前記制御記憶の交換要求を
受けて、前記各中央処理装置に対して、現在実行してい
るソフトウェア命令が終了した段階で、次に実行するソ
フトウェア命令を保留する指示を発行して、制御記憶を
アイドル状態に移行させ、前記主記憶装置上に予め展開
されている制御記憶データを、前記中央処理装置内に設
けられた制御記憶転送回路によって、前記主記憶装置か
ら前記中央処理装置内の前記制御記憶格納部に転送す
る。また、前記複数の中央処理装置の全てに制御記憶デ
ータが転送されると、前記各中央処理装置では、前記制
御記憶制御回路がソフトウェア命令の保留を解除し、制
御記憶交換前に保留したソフトウェア命令から処理を再
開する。
【０００９】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明の情報処理装置の好ましい
実施の形態として、主記憶装置に対して密結合で接続さ
れている、複数の中央処理装置について考える。オンラ
イン状態で運用されている情報処理装置の制御記憶デー
タを交換する場合において、以下のようにする。
いて以下に説明する。本発明の情報処理装置の好ましい
実施の形態として、主記憶装置に対して密結合で接続さ
れている、複数の中央処理装置について考える。オンラ
イン状態で運用されている情報処理装置の制御記憶デー
タを交換する場合において、以下のようにする。
【００１０】交換する制御記憶データを、主記憶上に予
め展開しておく。
め展開しておく。
【００１１】次にオンライン状態で運用している情報処
理装置に対して、制御記憶の交換要求が発行されると、
各中央処理装置は、現在ＯＳ（オペレーションシステ
ム）が実行しているソフトウェア命令が終了した段階
で、次のソフトウェア命令を保留し、制御記憶をアイド
ル状態に移行する。
理装置に対して、制御記憶の交換要求が発行されると、
各中央処理装置は、現在ＯＳ（オペレーションシステ
ム）が実行しているソフトウェア命令が終了した段階
で、次のソフトウェア命令を保留し、制御記憶をアイド
ル状態に移行する。
【００１２】主記憶上に予め展開されている制御記憶デ
ータを、中央処理装置内に設けた制御記憶転送回路によ
って、主記憶から中央処理装置内の制御記憶格納部に転
送する。
ータを、中央処理装置内に設けた制御記憶転送回路によ
って、主記憶から中央処理装置内の制御記憶格納部に転
送する。
【００１３】全ての中央処理にデータが取り込まれたこ
とを確認すると、各中央処理装置は、交換前に保留した
ソフトウェア命令から処理を再開する。
とを確認すると、各中央処理装置は、交換前に保留した
ソフトウェア命令から処理を再開する。
【００１４】このため、システムがオンライン状態で運
用されている場合であって制御記憶を交換することを可
能とし、２４時間無停止のシステムにおいても、業務を
中断することなく、制御記憶の更新等を行うことができ
る。
用されている場合であって制御記憶を交換することを可
能とし、２４時間無停止のシステムにおいても、業務を
中断することなく、制御記憶の更新等を行うことができ
る。
【００１５】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００１６】図１は、本発明の一実施例をなす情報処理
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例の情報処理装置は、中央処理装置
Ａ、Ｂと、主記憶装置３と、保守診断装置２と、を備
え、保守診断装置２は、保守診断制御回路２−１と、制
御記憶記憶部２−２を備えている。中央処理装置１は、
制御記憶データを格納する制御記憶格納部１−１、制御
記憶命令ポインタ１−２、制御記憶制御回路１−３、制
御記憶転送回路１−４を含む。
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例の情報処理装置は、中央処理装置
Ａ、Ｂと、主記憶装置３と、保守診断装置２と、を備
え、保守診断装置２は、保守診断制御回路２−１と、制
御記憶記憶部２−２を備えている。中央処理装置１は、
制御記憶データを格納する制御記憶格納部１−１、制御
記憶命令ポインタ１−２、制御記憶制御回路１−３、制
御記憶転送回路１−４を含む。
【００１７】制御記憶の交換を行う場合、保守員は、保
守診断装置２内の制御記憶部２−２に制御記憶データを
格納しておく。保守診断装置２の保守診断制御回路２−
１は、保守員の制御記憶の交換要求指示により、制御記
憶部２−２に格納された制御記憶データを主記憶装置３
上の制御記憶領域３−２に転送し、主記憶上での展開を
行う。
守診断装置２内の制御記憶部２−２に制御記憶データを
格納しておく。保守診断装置２の保守診断制御回路２−
１は、保守員の制御記憶の交換要求指示により、制御記
憶部２−２に格納された制御記憶データを主記憶装置３
上の制御記憶領域３−２に転送し、主記憶上での展開を
行う。
【００１８】次に、中央処理装置１の制御記憶制御回路
１−３に対して、制御記憶の交換要求を送出する（この
交換要求は割り込み等によって行われる）。
１−３に対して、制御記憶の交換要求を送出する（この
交換要求は割り込み等によって行われる）。
【００１９】交換要求を受信した制御記憶制御回路１−
３は、中央処理装置１に対して、ＯＳで現在実行中のソ
フトウェア命令が終了した段階で、次に実行するソフト
ウェア命令を保留する指示を発行し、制御記憶をアイド
ル状態に移行する。
３は、中央処理装置１に対して、ＯＳで現在実行中のソ
フトウェア命令が終了した段階で、次に実行するソフト
ウェア命令を保留する指示を発行し、制御記憶をアイド
ル状態に移行する。
【００２０】この時、制御記憶命令ポインタ１−２は、
アイドル状態を示すｎ番地（ｎは、各世代で共通）で停
止している。
アイドル状態を示すｎ番地（ｎは、各世代で共通）で停
止している。
【００２１】制御記憶制御回路１−３は、全ての中央処
理装置がアイドル状態になったことを確認してから、制
御記憶転送回路１−４を起動して、主記憶装置３の制御
記憶格納領域３−２に展開された制御記憶データを、制
御記憶格納部１−１に転送する。
理装置がアイドル状態になったことを確認してから、制
御記憶転送回路１−４を起動して、主記憶装置３の制御
記憶格納領域３−２に展開された制御記憶データを、制
御記憶格納部１−１に転送する。
【００２２】全ての中央処理装置の制御記憶の転送が終
了すると、制御記憶制御回路１−３は、制御記憶の実行
を再開し、ソフトウェア命令の保留の解除を行い、新し
い制御記憶を使用してソフトウェア命令の実行を再開す
る。
了すると、制御記憶制御回路１−３は、制御記憶の実行
を再開し、ソフトウェア命令の保留の解除を行い、新し
い制御記憶を使用してソフトウェア命令の実行を再開す
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
制御記憶を交換するに当り、オンライン運用中のシステ
ムを一旦停止することを不要とした情報処理装置を実現
できるという効果を奏する。
制御記憶を交換するに当り、オンライン運用中のシステ
ムを一旦停止することを不要とした情報処理装置を実現
できるという効果を奏する。
【図１】本発明の一実施例の情報装置の構成を模式的に
示したブロック図である。
示したブロック図である。
１ 中央処理装置 １−１ 制御記憶格納部 １−２ 制御記憶命令ポインタ １−３ 制御記憶制御回路 １−４ 制御記憶転送回路 ２ 保守診断装置 ２−１ 保守診断制御回路 ２−２ 制御記憶データ ３ 主記憶装置 ３−１ ソフトウェア領域 ３−２ 制御記憶格納領域
フロントページの続き (56)参考文献 特開 平５−20049（ＪＰ，Ａ) 特開 平５−2507（ＪＰ，Ａ) 特開 平１−291325（ＪＰ，Ａ) 特開 平８−179944（ＪＰ，Ａ) 特開 平８−212064（ＪＰ，Ａ) 特開 昭62−65132（ＪＰ，Ａ) 特開 平６−44078（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/22 370 G06F 9/22 340 G06F 9/24 320 G06F 9/06 540 G06F 15/16 420
Claims (2)
- 【請求項１】主記憶装置に共通に接続され、制御記憶部
格納部をそれぞれ有する複数の中央処理装置と、保守診
断装置とを含み、オンライン状態で運用される情報処理
装置であって、 前記中央処理装置の制御記憶データを交換する場合、前
記保守診断装置の制御記憶部に格納されている制御記憶
データを前記主記憶装置に転送して前記主記憶装置上に
展開し、 次にオンライン状態で運用されている前記情報処理装置
に対して、制御記憶の交換要求が発行されると、前記各
中央処理装置内に設けられた制御記憶制御回路は、前記
制御記憶の交換要求を受けて、前記各中央処理装置に対
して、現在実行しているソフトウェア命令が終了した段
階で、次に実行するソフトウェア命令を保留する指示を
発行して、制御記憶をアイドル状態に移行させ、 前記主記憶装置上に予め展開されている制御記憶データ
を、前記中央処理装置内に設けられた制御記憶転送回路
によって、前記主記憶装置から前記中央処理装置内の前
記制御記憶格納部に転送する、ように構成されてなるこ
とを特徴とする情報処理装置。 - 【請求項２】前記複数の中央処理装置の全てに制御記憶
データが転送されると、前記各中央処理装置では、前記
制御記憶制御回路がソフトウェア命令の保留を解除し、
制御記憶交換前に保留したソフトウェア命令から処理を
再開する、ことを特徴とする請求項１記載の情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09136034A JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09136034A JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10312278A JPH10312278A (ja) | 1998-11-24 |
| JP3102380B2 true JP3102380B2 (ja) | 2000-10-23 |
Family
ID=15165643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09136034A Expired - Fee Related JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102380B2 (ja) |
-
1997
- 1997-05-09 JP JP09136034A patent/JP3102380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10312278A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
| US5469577A (en) | Providing alternate bus master with multiple cycles of bursting access to local bus in a dual bus system including a processor local bus and a device communications bus | |
| US7318120B2 (en) | Hardware assisted communication between processors | |
| US6874040B2 (en) | Employing a data mover to communicate between dynamically selected zones of a central processing complex | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JP3102380B2 (ja) | オンライン制御記憶交換装置 | |
| JPH0519179B2 (ja) | ||
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| US10871908B2 (en) | Storage bypass driver operation in a highly available computer system | |
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| JPS5947908B2 (ja) | 障害処理方式 | |
| JP3534333B2 (ja) | データ入換装置 | |
| JP2876676B2 (ja) | プロセッサ間通信制御方法 | |
| JPH10240556A (ja) | 共有メモリを持つ疎結合計算機システム | |
| JPS593916B2 (ja) | 再開処理方式 | |
| JPH0264815A (ja) | ディスクキャッシュ制御方式 | |
| JPH0514301B2 (ja) | ||
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JP2005327015A (ja) | データ二重化方法とプログラム | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPH03206528A (ja) | 情報処理システム | |
| JPH0916526A (ja) | データ処理システム | |
| JPH04133134A (ja) | ファームウェア置換方式 | |
| JPH0259836A (ja) | データ処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |