JPS5947908B2 - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPS5947908B2 JPS5947908B2 JP53110315A JP11031578A JPS5947908B2 JP S5947908 B2 JPS5947908 B2 JP S5947908B2 JP 53110315 A JP53110315 A JP 53110315A JP 11031578 A JP11031578 A JP 11031578A JP S5947908 B2 JPS5947908 B2 JP S5947908B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- network control
- central
- faulty
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
７ 本発明は、障害処理方式、特に複数のネットワーク
制御プロセッサと複数の中央プロセッサとを含むマルチ
プロセッサ制御電子交換システムにおいて、ネットワー
ク制御プロセッサに障害が生じた際に上記中央プロセッ
サの１つに一連の障害処）理動作を行なわせ、他プロセ
ッサによつて交換処理動作を実行させるように配慮した
障害処理方式に関するものである。
制御プロセッサと複数の中央プロセッサとを含むマルチ
プロセッサ制御電子交換システムにおいて、ネットワー
ク制御プロセッサに障害が生じた際に上記中央プロセッ
サの１つに一連の障害処）理動作を行なわせ、他プロセ
ッサによつて交換処理動作を実行させるように配慮した
障害処理方式に関するものである。
第１図は従来のマルチプロセッサ制御電子交換システム
の一例を示している。
の一例を示している。
各ネットワーク１：ー ０、１−１、・・・・・・は太
夫対応するネットワーク制御プロセッサ２−０、２−１
、・・・・・・によつて制御され、中央プロセッサ３に
よつて呼処理（一般交換動作の制御）を行なうようにさ
れる。なお図中のネツトワーク１−０とネツトワーク制
御プロセツサ２−０とは予備システムとして使用されて
いる。そして、例えば図示斜線で示す如くネツトワーク
１−１とネツトワーク制御プロセツサ２−１とに障害が
発生した場合、中央プロセツサ３は障害プロセツサ２−
１の停止、予備フ憎セツサ２０への切替、更には障害プ
ロセツサ２−１の再起動などの一連の障害処理動作を行
なう。このような従来システムの場合、中央プロセツサ
３による上記障害処理動作中の一般交換動作が正しく行
なわれることを保証し得ないことや、中央プロセツサ３
による処理量が大であることなどのために、上記一般交
換動作の制御は停止せざるを得ない。
夫対応するネットワーク制御プロセッサ２−０、２−１
、・・・・・・によつて制御され、中央プロセッサ３に
よつて呼処理（一般交換動作の制御）を行なうようにさ
れる。なお図中のネツトワーク１−０とネツトワーク制
御プロセツサ２−０とは予備システムとして使用されて
いる。そして、例えば図示斜線で示す如くネツトワーク
１−１とネツトワーク制御プロセツサ２−１とに障害が
発生した場合、中央プロセツサ３は障害プロセツサ２−
１の停止、予備フ憎セツサ２０への切替、更には障害プ
ロセツサ２−１の再起動などの一連の障害処理動作を行
なう。このような従来システムの場合、中央プロセツサ
３による上記障害処理動作中の一般交換動作が正しく行
なわれることを保証し得ないことや、中央プロセツサ３
による処理量が大であることなどのために、上記一般交
換動作の制御は停止せざるを得ない。
このため、１つのネツトワーク制御プロセツサ２の障害
であつてもその影響は全システムに波及する。本発明は
、上記の点を解決することを目的としており、複数のネ
ツトワーク制御プロセツサ及び複数の中央プロセツサ間
の相互接続をバス接続で５行ない、各中央プロセツサが
共通にアクセス可能な共通メモリを備えたマルチフ憎セ
ツサ制御電子交換システムであつて、前記ネツトワーク
制御プロセツサ対応に閉塞フラグ保持レジスタと待行列
バツフアとを設け、前記中央プロセツサの１つを４障害
処理を行なう障害処理フ治セツサとし、あるネツトワー
ク制御プロセツサに障害が発生したことを前記障害処理
フ憎セツサが知ると、前記閉塞フラグ保持レジスタの該
当エリアに閉塞フラグを立てるとともに、前記共通メモ
リ内の該障害発生．プロセツサに関連する呼制御情報に
障害表示を行ない、以後の障害発生プロセツサから中央
プロセツサへのアクセスあるいは他の中央プロセツサか
ら障害発生フ狛セツサへのアクセスを禁止し、障害発生
プロセツサに関連した呼の処理要求は、前．記待行列バ
ツフアに待合せさせ、該障害フ憎セツサに代替のネツト
ワーク制御プロセツサが立上つたとき、呼の前記待行例
パツフアに待合せの処理要求を実行することにより、交
換処理動作の継続を可能とすることを特徴とする障害処
理方式。
であつてもその影響は全システムに波及する。本発明は
、上記の点を解決することを目的としており、複数のネ
ツトワーク制御プロセツサ及び複数の中央プロセツサ間
の相互接続をバス接続で５行ない、各中央プロセツサが
共通にアクセス可能な共通メモリを備えたマルチフ憎セ
ツサ制御電子交換システムであつて、前記ネツトワーク
制御プロセツサ対応に閉塞フラグ保持レジスタと待行列
バツフアとを設け、前記中央プロセツサの１つを４障害
処理を行なう障害処理フ治セツサとし、あるネツトワー
ク制御プロセツサに障害が発生したことを前記障害処理
フ憎セツサが知ると、前記閉塞フラグ保持レジスタの該
当エリアに閉塞フラグを立てるとともに、前記共通メモ
リ内の該障害発生．プロセツサに関連する呼制御情報に
障害表示を行ない、以後の障害発生プロセツサから中央
プロセツサへのアクセスあるいは他の中央プロセツサか
ら障害発生フ狛セツサへのアクセスを禁止し、障害発生
プロセツサに関連した呼の処理要求は、前．記待行列バ
ツフアに待合せさせ、該障害フ憎セツサに代替のネツト
ワーク制御プロセツサが立上つたとき、呼の前記待行例
パツフアに待合せの処理要求を実行することにより、交
換処理動作の継続を可能とすることを特徴とする障害処
理方式。
以下図面を参照しつつ説明する。
第２図は本発明の一実施例構成、第３図Ａ，Ｂは本発明
にいう障害プロセツサに関連する関連呼を説明する説明
図、第４図は障害プロセツサ閉塞などを配慮した本発明
の一実施例詳細説明図、第５図は本発明による一実施例
処理を説明するタイム・チヤートを示す。
にいう障害プロセツサに関連する関連呼を説明する説明
図、第４図は障害プロセツサ閉塞などを配慮した本発明
の一実施例詳細説明図、第５図は本発明による一実施例
処理を説明するタイム・チヤートを示す。
第２図において、１−０ないし１−ｉは夫夫ネツトワー
ク、２−０ないし２−１は夫夫ネツトワーク制御プロセ
ツサ、３−０ないし３−ｋは夫夫中央プロセツサ、４は
バス制御用インタフエース部、５−０， ５−１，・・
・・・・は夫夫ジヤンクタ，６はバスを表わしている。
ク、２−０ないし２−１は夫夫ネツトワーク制御プロセ
ツサ、３−０ないし３−ｋは夫夫中央プロセツサ、４は
バス制御用インタフエース部、５−０， ５−１，・・
・・・・は夫夫ジヤンクタ，６はバスを表わしている。
第２図図示の場合、例えばネツトワーク制御プロセツサ
２−１において障害が発生した場合、中央プロセツサ３
−０が上記一連の障害処理動作を実行する障害処理プロ
セツサ（ＦＲ）として動作し、他中央プロセツサ３−１
，・・・・・・， ３−ｋは該障害処理動作の間にも健
全なネツトワーク制御プロセツサ１−２，・・・・・・
， １−１と共に一般交換動作を実行するようにする。
２−１において障害が発生した場合、中央プロセツサ３
−０が上記一連の障害処理動作を実行する障害処理プロ
セツサ（ＦＲ）として動作し、他中央プロセツサ３−１
，・・・・・・， ３−ｋは該障害処理動作の間にも健
全なネツトワーク制御プロセツサ１−２，・・・・・・
， １−１と共に一般交換動作を実行するようにする。
即ち、第２図に図示する如く、障害処理プロセツサ３−
０は、障害フ狛セツサ２−１からの障害通知を受信し、
当該プロセツサ２−１を停止し、予備プロセツサ２−０
にＩＰＬを行なうと共に起動をかける処理を行なう。
０は、障害フ狛セツサ２−１からの障害通知を受信し、
当該プロセツサ２−１を停止し、予備プロセツサ２−０
にＩＰＬを行なうと共に起動をかける処理を行なう。
一方他の中央プロセツサ３−ｋなどは通常呼処理（一般
交換動作の制御）を行なう。ただ上記プロセツサ２−１
に障害が発生した場合に、当該フ憎セツサ２−１に関連
した関連呼として第３図Ａ，Ｂに例示する如き呼が存在
する。
交換動作の制御）を行なう。ただ上記プロセツサ２−１
に障害が発生した場合に、当該フ憎セツサ２−１に関連
した関連呼として第３図Ａ，Ｂに例示する如き呼が存在
する。
第３図において符号１−１， １−１，２−１，２−１
，３−ｊ，６は第２図に対応し、７は入トランク、８は
出卜ランク、９は入レジスタを表わしている。第３図Ａ
は健全なネツトワーク制御プロセツサ２一ｉの制御及び
該プロセツサ２−１側から障害プロセツサ２−１の制御
を介し、通話路が形成されでいる呼を表わしている。ま
た第３図Ｂは健全なネツトワーク制御プロセツサ２−１
において数字受信を行なつてその結果障害プロセツサ２
−１側に方路が延びる呼を表わしている。上記障害処理
フ憎セツサ３−０が上述の一連の障害処理動作を行なつ
ている間に、他の中央プ口セツサ３−ｋなどが第３図図
示の如き関連呼の処理を行なうことは、処理自体が無効
なものであるのみでなく、それによる情報や動作も正常
性を保証し得ないものであつて、新らたなシステム障害
を引起す危険性も高い。
，３−ｊ，６は第２図に対応し、７は入トランク、８は
出卜ランク、９は入レジスタを表わしている。第３図Ａ
は健全なネツトワーク制御プロセツサ２一ｉの制御及び
該プロセツサ２−１側から障害プロセツサ２−１の制御
を介し、通話路が形成されでいる呼を表わしている。ま
た第３図Ｂは健全なネツトワーク制御プロセツサ２−１
において数字受信を行なつてその結果障害プロセツサ２
−１側に方路が延びる呼を表わしている。上記障害処理
フ憎セツサ３−０が上述の一連の障害処理動作を行なつ
ている間に、他の中央プ口セツサ３−ｋなどが第３図図
示の如き関連呼の処理を行なうことは、処理自体が無効
なものであるのみでなく、それによる情報や動作も正常
性を保証し得ないものであつて、新らたなシステム障害
を引起す危険性も高い。
したがつて、このための対策を立てておくことが必要と
なる。逆に言えばこの対策を考慮した上ではじめて一般
交換動作を継続させることが可能となる。第４図は本発
明の一実施例詳細説明図を示している。
なる。逆に言えばこの対策を考慮した上ではじめて一般
交換動作を継続させることが可能となる。第４図は本発
明の一実施例詳細説明図を示している。
図中の符号１−０ないし１−１， ２−０ないし２−１
， ３−０ないし３−ｋ， ４， ５， ６は夫夫第２
図に対応している。また１０は共通メモリ１１はタスク
・コントロール・ブロツクであつて呼情報を管理するも
の、１２，１３はトランク管理テーブルであつて各ネツ
トワーク１−０， １−１・・・・・・に対応するトラ
ンクを管理するもの、１４は閉塞フラグ保持レジスタ、
１５−ｊ， １５−ｋは待行列バツフアを表わしている
。今プロセツサ２−１において障害が発生したとすると
、第２図に関連して説明した如く該障害は障害処理プロ
セツサ３−０に通知される。
， ３−０ないし３−ｋ， ４， ５， ６は夫夫第２
図に対応している。また１０は共通メモリ１１はタスク
・コントロール・ブロツクであつて呼情報を管理するも
の、１２，１３はトランク管理テーブルであつて各ネツ
トワーク１−０， １−１・・・・・・に対応するトラ
ンクを管理するもの、１４は閉塞フラグ保持レジスタ、
１５−ｊ， １５−ｋは待行列バツフアを表わしている
。今プロセツサ２−１において障害が発生したとすると
、第２図に関連して説明した如く該障害は障害処理プロ
セツサ３−０に通知される。
これによつで、第５図に示す如く、該プロセツサ３−０
は、例えばインタフエース部４における閉塞フラグ保持
レジスタ１４上に、プロセツサ２−１に関しで閉塞フラ
グを立てる。またタスク・コントロール・ブロツク１１
やトランク管理テーブル１２，１３に障害を表示する。
これにより、例えば他の中央フ憎セツサ３−ｊや３−ｋ
などが一般交換動作を行なう間に障害プロセツサ２−１
をアクセスしようとしてバス６の占有処理を行なうとき
、該障害プロセツサ２−１に対する閉塞フラグによつて
当該アクセスが禁止される。
は、例えばインタフエース部４における閉塞フラグ保持
レジスタ１４上に、プロセツサ２−１に関しで閉塞フラ
グを立てる。またタスク・コントロール・ブロツク１１
やトランク管理テーブル１２，１３に障害を表示する。
これにより、例えば他の中央フ憎セツサ３−ｊや３−ｋ
などが一般交換動作を行なう間に障害プロセツサ２−１
をアクセスしようとしてバス６の占有処理を行なうとき
、該障害プロセツサ２−１に対する閉塞フラグによつて
当該アクセスが禁止される。
更にタスク・コントロール・ブロツス１１やトランク管
理テーブル１２，１３によつて障害フ憎セツサ２−１に
関連する関連呼が生じたとき、各中央プロセツサ３−ｊ
などは待行列バツフア１５ｊなどに待行列をつくり、障
害処理終了まで処理を待合せる。また、障害フ憎セツサ
２−１自体が中央プロセツサに対して非所望にアクセス
することがあるが、該アクセスも上記閉塞フラグ保持レ
ジスタ１４の内容によつで禁止される。
理テーブル１２，１３によつて障害フ憎セツサ２−１に
関連する関連呼が生じたとき、各中央プロセツサ３−ｊ
などは待行列バツフア１５ｊなどに待行列をつくり、障
害処理終了まで処理を待合せる。また、障害フ憎セツサ
２−１自体が中央プロセツサに対して非所望にアクセス
することがあるが、該アクセスも上記閉塞フラグ保持レ
ジスタ１４の内容によつで禁止される。
次いで第２図に関連して説明した如く、障害処理プロセ
ツサ３−０が予備プロセツサ２−０に対してｉＰＬなど
を行なつた上で該予備プロセツサ２Ｏを起動すると、障
害処理フ治セツサ３−０は上記閉塞フラグ保持レジスタ
１４の内容や共通メモｌ月０上の障害表示を解除する。
ツサ３−０が予備プロセツサ２−０に対してｉＰＬなど
を行なつた上で該予備プロセツサ２Ｏを起動すると、障
害処理フ治セツサ３−０は上記閉塞フラグ保持レジスタ
１４の内容や共通メモｌ月０上の障害表示を解除する。
そしで土記予備プロセツサ２−０の起動により、各中央
プロセツサ３−ｊ， ３−ｋなどは上記障害処理動作の
間に生じた待行列を実行してゆく。以上説明した如く、
本発明によれば、複数の中央プロセツサのうちの少なく
とも１つによつて障害処理動作を行なわせると共に、障
害プロセツサに関連する関連呼に対する対策をとつた上
で健全な他プロセツサによつて一般交換処理動作を継続
することが可能となる。
プロセツサ３−ｊ， ３−ｋなどは上記障害処理動作の
間に生じた待行列を実行してゆく。以上説明した如く、
本発明によれば、複数の中央プロセツサのうちの少なく
とも１つによつて障害処理動作を行なわせると共に、障
害プロセツサに関連する関連呼に対する対策をとつた上
で健全な他プロセツサによつて一般交換処理動作を継続
することが可能となる。
このため、ネツトワーク制御プロセツサにおける障害を
局限することが可能となり、システムの信頼性、サービ
ス性を向上することができる。
局限することが可能となり、システムの信頼性、サービ
ス性を向上することができる。
第１図は従来の電子交換システムを説明する説明図、第
２図は本発明の一実施例構成、第３図ＡＢは本発明にい
う障害フ憎セツサに関連する関連呼を説明する説明図、
第４図は障害プロセツサ閉塞などを配慮した本発明の一
実施例詳細説明図、第５図は本発明による一実施例処理
を説明する夕イム・チヤートを示す。 図中、１はネツトワーク、２はネツトワーク制御プロセ
ツサ、３は中央プロセツサ、４はインタフエース部、６
はバス、１０は共通メモリ、１１は夕スク・コントロー
ル・ブロツク，１２，１３はトランク管理テーブル、１
４は閉塞フラグ保持レジスタ、１５は待行列を表わす。
２図は本発明の一実施例構成、第３図ＡＢは本発明にい
う障害フ憎セツサに関連する関連呼を説明する説明図、
第４図は障害プロセツサ閉塞などを配慮した本発明の一
実施例詳細説明図、第５図は本発明による一実施例処理
を説明する夕イム・チヤートを示す。 図中、１はネツトワーク、２はネツトワーク制御プロセ
ツサ、３は中央プロセツサ、４はインタフエース部、６
はバス、１０は共通メモリ、１１は夕スク・コントロー
ル・ブロツク，１２，１３はトランク管理テーブル、１
４は閉塞フラグ保持レジスタ、１５は待行列を表わす。
Claims (1)
- １ 複数のネットワーク制御プロセッサ及び複数の中央
プロセッサ間の相互接続をバス接続で行ない、各中央プ
ロセッサが共通にアクセス可能な共通メモリを備えたマ
ルチプロセッサ制御電子交換システムであつて、前記ネ
ットワーク制御プロセッサ対応に閉塞フラグ保持レジス
タと待行列バッファとを設け、前記中央プロセッサの１
つを障害処理を行なう障害処理プロセッサとし、あるネ
ットワーク制御プロセッサに障害が発生したことを前記
障害処理プロセッサが知ると、前記閉塞フラグ保持レジ
スタの該当エリアに閉塞フラグを立てるとともに、前記
共通メモリ内の該障害発生プロセッサに関連する呼制御
情報に障害表示を行ない、以後の障害発生プロセッサか
ら中央プロセッサへのアクセスあるいは他の中央プロセ
ッサから障害発生プロセッサへのアクセスを禁止し、障
害発生プロセッサに関連した呼の処理要求は、前記待行
列バッファに待合させた、該障害プロセッサに代替のネ
ットワーク制御プロセッサが立上つたとき、前記待行列
バッファに待合せの呼の処理要求を実行することにより
、交換処理動作の継続を可能とすることを特徴とする障
害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110315A JPS5947908B2 (ja) | 1978-09-08 | 1978-09-08 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110315A JPS5947908B2 (ja) | 1978-09-08 | 1978-09-08 | 障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537061A JPS5537061A (en) | 1980-03-14 |
| JPS5947908B2 true JPS5947908B2 (ja) | 1984-11-22 |
Family
ID=14532591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53110315A Expired JPS5947908B2 (ja) | 1978-09-08 | 1978-09-08 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947908B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420518U (ja) * | 1987-07-25 | 1989-02-01 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
| JPS5963851A (ja) * | 1982-10-04 | 1984-04-11 | Matsushita Electric Ind Co Ltd | 電子交換機 |
-
1978
- 1978-09-08 JP JP53110315A patent/JPS5947908B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420518U (ja) * | 1987-07-25 | 1989-02-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537061A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2644780B2 (ja) | 処理依頼機能を持つ並列計算機 | |
| EP0319034B1 (en) | Method of recovering failure of online control program | |
| US5784617A (en) | Resource-capability-based method and system for handling service processor requests | |
| JPS5947908B2 (ja) | 障害処理方式 | |
| JPS6048773B2 (ja) | 複数計算機間の相互監視方式 | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JP2772052B2 (ja) | 資源情報引き継ぎ処理方法 | |
| JP3161319B2 (ja) | マルチプロセッサシステム | |
| JP3130892B2 (ja) | 二重化システム | |
| JP3424644B2 (ja) | プロセッサ間通信の方法 | |
| JPH03204723A (ja) | プログラム入れ替え方式 | |
| JP3709050B2 (ja) | データ更新システム | |
| JP3457432B2 (ja) | プロセッサ間通信の方法およびそれに用いるプロセッサ | |
| JPH0375857A (ja) | マルチプロセッサシステム | |
| JP3230798B2 (ja) | 冗長システム | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JP3464670B2 (ja) | 受信アイソレーション中通知方式 | |
| JP2876676B2 (ja) | プロセッサ間通信制御方法 | |
| JPH10240556A (ja) | 共有メモリを持つ疎結合計算機システム | |
| JPH05265846A (ja) | メモリ管理方式 | |
| JPH0535507A (ja) | 中央処理装置 | |
| JPH02143699A (ja) | 共通メモリ内ファイル入れ替え方法 | |
| JPS62156754A (ja) | マルチプロセツサシステム | |
| JPS63303446A (ja) | 情報処理装置 | |
| JPS626329A (ja) | デ−タ転送回路 |