JPH0375857A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH0375857A
JPH0375857A JP1210723A JP21072389A JPH0375857A JP H0375857 A JPH0375857 A JP H0375857A JP 1210723 A JP1210723 A JP 1210723A JP 21072389 A JP21072389 A JP 21072389A JP H0375857 A JPH0375857 A JP H0375857A
Authority
JP
Japan
Prior art keywords
communication
communication processor
processor
active
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1210723A
Other languages
English (en)
Inventor
Yutaka Ishikawa
裕 石川
Hiroshi Tomizawa
冨澤 博志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1210723A priority Critical patent/JPH0375857A/ja
Publication of JPH0375857A publication Critical patent/JPH0375857A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、所定の通信処理を実行する運用系通信プロセ
ッサと、この運用系通信プロセッサに障害か発生したと
き、その運用系プロセッサに代わって処理を実行する予
備系通信プロセッサとを備えたマルチプロセッサシステ
ムに関する。
(従来の技術) 外部装置と通信回線を介して所定の通信処理を実行する
通信プロセッサを、1台あるいは複数台備えたシステム
において、その通信処理の信頼性向上のために、少なく
とも1台以上の予備系通信プロセッサを備えたものがあ
る。
第2図に、この種の従来のマルチプロセッサシステムの
ブロック図を示す。
図の装置は、中央処理装置1に対して、バスライン2を
介して、磁気ディスク装置3及び3台の通信プロセッサ
41,42.5が接続されている。この内、2台の通信
プロセッサ、即ち第1の運用系通信プロセッサ41と第
2の運用系通信プロセッサ42は、実際に通信回線切替
装置7を介して、それぞれ通信回線81.82に接続さ
れている。そして、これら2台の通信プロセッサ41’
、42は、それぞれ所定の通信処理を実行する構成とな
っている。
ここで、パスライン2に接続されたもう1台の予備系通
信プロセッサ5ば、常時は待機状態とされており、何れ
かの運用系通信プロセッサに障害が発生ずると、その運
用系通信プロセッサに代わって通信処理を実行するよう
構成されている。
通信回線切替装置7は、2つのスイッチ7]72を備え
ており、例えば、第1の運用系通信プロセッサ41に障
害か発生した場合には、スイッチ71を切替えて、通信
回線81を介する通信処理を予備系通信プロセッサ5に
切替えて実行する。スイッチ72は、第2の運用系通信
プロセッサ42に障害か発生した場合の切替用として設
るすられたものである。
予備系通信プロセッサ5によって、処理を引継がれた運
用系通信プロセッサは、障害発生原因の探索と修理等を
行なった後、復旧し、再ひ予備系通信プロセッサ5の代
行していた処理を引継ぐことになる。
(発明か解決しようとする課題) ところで、上記のような従来のマルチプロセッサシステ
ムにおいては、システム立ち上げの際、先ず、中央処理
装置1か、磁気デ、fスク装置3より、第1の運用系通
信プロセッサ41と第2の運用系通信プロセッサ42に
対し、それぞれ通信手順プログラムの転送をずべき旨を
指示する。この通信手順プログラムとは、各通信プロセ
ッサの接続された通信回線毎に特定されるプロトコルに
従った通信処理プログラムや、必要な制御テーブルのこ
とである。
第1の運用系通信プロセッサ41及び第2の運用系通信
プロセッサ42ば、ダイレフI・メモリアクセス処理等
によりそれぞれ通信手順プログラムをローカルメモリ4
11,421に格納する。その後、各運用系通信プロセ
ッサは、ローカルメモリに格納された通信手順に従って
通信処理を実行する。
尚、各ローカルメモリ411.421はこの外に、通信
処理を管理するための必要な通信情報、例えば、送受信
したデータの一時的な保存や、通信処理プログラムのス
テップ番号等を含むステップ管理情報等の格納に使用さ
れる。
ここで、例えば、第1の運用系通信プロセッサ41に障
害が発生したものとする。
この場合、中央処理装置]は、障害発生の通知を第1の
運用系通信プロセッサ4工から受取ると、直ちに第1の
運用系通信プロセッサ41をシステムハス2から切離す
。そして、予備系通信プロセッサ5に対し、磁気ディス
ク装置3からの通信手順プログラムの転送を指示する。
この通信手順プロクラムは、予備系通信プロセッサ5の
ローカルメモリ51に格納される。そして、今度は、通
信回線切替装置7のスイッチ71か動作し、通信回線8
1を第1の運用系通信プロセッサ41から切離し、予備
系通信プロセッサ5に接続する。
しかしながら、以上のような処理を行なうと、障害発生
後、通信が再開されるまでに相当の時間を要する。特に
、磁気ティスフ装置3から予備系通信プロセッサ5への
通信手順プログラムの転送には、半導体メモリ間のデー
タ伝送に比べて十分長時間を必要とする。
また、何等かの通信処理を実行中に、例えば、第1の運
用系通信プロセッサ41に障害が発生ずると、予備系通
信プロセッサ5かその通信処理を引継く場合、通信中の
パスは一度切断され、通信中のデータは無効とされる。
そして、予備系通信プロセッサ5により、通信回線81
を介して新たに相手方との接続を行ない、相当部分の処
理を重複して実行せざるを得ない。従って、障害発生直
前の状態に復旧するまで相当の時間を要するという問題
かあった。
本発明は以上の点に着目してなされたもので、予備系通
信プロセジヤへの切替時間を短縮し、更に、障害発生時
までに実行された一定の通信処理を有効に活用して、復
旧の高速化を図ったマルチプロセッサシステムを提供す
ることを目的とするものである。
(課題を解決するための手段) 本発明のマルチプロセッサシステムは、所定の通信処理
を実行する運用系通信プロセッサと、前記運用系通信プ
ロセッサに障害か発生したときその運用系プロセッサに
代わって処理を実行する予備系通信プロセッサと、メイ
ンメモリとか、システムバスを介して接続されたものに
おいて、前記メインメモリには、前記運用系通信プロセ
ッサの通信手順プログラムか格納され、前記運用系通信
プロセッサは、正常動作中、その通信処理経過を示す通
信情報を、自己のローカルメモリに格納する以外に、前
記メインメモリに格納し、前記運用系通信プロセッサに
、障害が発生したとき、前記予備系通信プロセッサは、
前記メインメモリから、前記通信情報を受入れて、前記
運用系通信プロセッサの通信処理を引継いて実行するこ
とを特徴とするものである。
(作用) 以上のマルチプロセッサシステムは、運用系の通信プロ
セッサに設けられたローカルメモリたりてなく、システ
ムバスに接続されたメインメモリに通信情報を格納する
領域を確保しておく。この領域には、所定のタイミング
で運用系通信プロセッサか実行中の通信処理経過を示す
データが書込まれ、適当なインターバルで更新される。
そして、運用系通信プロセッサに障害か発生ずると、メ
インメモリに別途格納された通信手順プログラムが、予
備系通信プロセッサのローカルメモリに転送され、かつ
、先に逐次更新された通信情報が同時にそのローカルメ
モリに格納される。その結果、予備系通信プロセッサは
、運用系通信プロセッサかメインメモリに書込んた通信
情報に従って、その時点から通信処理を引継くことか可
能となる。従って、プログラム転送時間か短縮化され、
通信中のパスの切断時間を最短にすることか可能となる
(実施例) 以下、本発明を図の実施例を用いて詳細に説明する。
第1図は、本発明のマルチプロセッサシステムの実施例
を示すブロック図である。
図の装置は、第2図の装置と同様に、中央処理装置]に
対して、システムバス2を介して、磁気ディスク装置3
及び第1の運用系通信プロセッサ41、第2の運用系通
信プロセッサ42と予備系通信プロセッサ5が接続され
たものである。また、各通信プロセッサ41,42.5
は、何れも通信回線切替装置7を介して、2本の通信回
線81.82に接続されている。
通信回線切替装置7の構成、即ち、スイッチ71.72
及びその動作は、第2図において説明したものと全く同
様であり、重複する説明は省略する。
ここで、本発明の装置においては、システムハス2に接
続されたメインメモリ10に、各通信プロセッサ41,
42.5の動作のための一定の領域か確保されている。
この領域には、第1図のメインメモリ10中に示すよう
に、障害時再開プログラム領域101、第1の通信手順
プログラム領域111、第↓の通信情報領域112、第
2の通信手順プロクラム領域121゜第2の通信情報領
域122、予備系用通信手順プログラム領域151及び
予備系用通信情報領域152か設けられている。
上記、障害時再開プログラム領域+01には、障害か発
生した場合に動作するプロクラムが格納されている。ま
た、第1の通信手順プログラム領域111には、第1の
運用系通信プロセッサ41のための通信処理プログラム
や制御チーフルが格納されている。また、第1の通信情
報領域112には、第1の運用系通信プロセッサ41の
ための通信情報か格納される。この通信情報は、先に説
明した通り、送受信データやステップ管理情報等から成
る。
尚、この通信情報領域は、システム立ち上げ直後にはな
にも書込まれておらず、第1の運用糸通 0 信プロセッサ41か実際に通信処理を実行し、その処理
中に、第1の運用系通信プロセッサ41により所定のタ
イミングで逐次通信情報が書込まれる。
このタイミングは、障害発生時の通信処理の弓継ぎを円
滑にするために、できる限り短いインターバルであるこ
とか好ましい。従って、通信処理の動作に支障が無い範
囲で、メインメモリ10へのアクセスに必要な時間を確
保し、できるたけ短い間隔で実行される。
第2の通信手順プログラム領域121及び第2の通信情
報領域122は、何れも第1の通信手順プログラム領域
+11及び第1の通信情報領域112と対応するもので
、第2の運用系通信プロセッサ42に対して使用される
。予備系用通信手順プログラム領域151及び予備系用
通信情報領域152についても同様で、予備系通信プロ
セッサ5に使用される。
尚、予備系用通信手順プロクラム領域151には、図の
実施例の場合、2台の運用系通信プロセッサ4]、、4
2の何れかに障害か発生したとき、その障害の発生した
運用系通信プロセッサ用の通信手順プロクラム領域に格
納された通信手順プログラムか転記される。そして、そ
れか予備系通信プロセッサ5に改めて転送されることに
なる。
以」−説明した本発明のマルチプロセッサシステムは、
次のように動作する。
先ず、システム立ち上げの際は、中央処理装置1の指示
により磁気ディスク装置3からメインメモリ10に対し
、障害時再開プログラムと各通信プロセッサ用の通信手
順プログラムが、第1図中■のルー]・で転送され、図
示した各領域101. l11121 に格納される。
次に、中央処理装置1は、2台の運用系通信プロセッサ
41.42に対し、それぞれの通信手順プログラムと通
信情報の受入れを指示する。その結果、第1の運用系通
信プロY”ツサ41は、メインメモリ10の第1の通信
手順プログラム領域111の内容を、矢印■のルートで
受入れて、その1 0−カルメモリ411に格納する。第2の運用系通信プ
ロセッサ42も同様に、第2の通信手順プログラム領域
121の内容を、矢印■のルートによりそのローカルメ
モリ421に格納する。
こうして、第1の運用系通信プロセッサ4工と第2の運
用系通信プロセッサ42が、通信回線81及び82を介
して、それぞれ通信処理を開始する。
そして、通信処理開始後は、各運用系通信プロセッサ4
1.42は、それぞれその通信処理経過を示す通信情報
を、矢印■、■のルートてメインメモリ10に転送し、
メインメモリ10内の通信情報領域112.122を逐
次更新する。
その後、例えば、第1の運用系通信プロセッサ41に障
害か発生ずると、中央処理装置1はその通知を受けて、
第1の運用系通信プロセッサ41をシステムバス2から
切離す。そして、メインメモリ10に格納されている障
害時再開プロクラム101を起動する。
第3図に、障害時展開プログラムのフロ 2 チャートを示す。
これば、第1の運用系通信プロセッサ41の障害発生時
の動作を示すものである。障害時再開プログラム101
が起動されると、先ず、第1の通信手順プロクラム領域
111に格納された通信手順プログラムが、予備系用通
信手順プログラム領域に転記され(ステップS1)、第
1の通信情報領域112に格納された通信情報が、予備
系用通信情報領域152に転記される(ステップS2)
そして、次に、予備系通信プロセッサ5に対し、その通
信プロセッサのために設定された領域15]、 152
から、通信手順プログラムと通信情報を受入れるへき旨
の指示が発せられる。予備系通信プロセッサ5は、第1
図の矢印■のルートにより、通信手順プログラムと通信
情報とを自己のローカルメモリ51に転送する(ステッ
プS3)。
その後、通信回線切替装置7が作動して通信回線81か
予備系側に切替えられ(ステップS4)、通信プロセッ
サ5の動作が開始する(ス 3 4 テップS5)。こうして、予備系通信プロセッサ5は、
第↓の運用系通信プロセッサ41の通信処理を引継ぐ。
仮に、この引継ぎ処理の結果゛、障害発生直前の第1の
運用系通信プロセッサ41のローカルメモリ411の内
容と、予備系通信プロセッサ5のローカルメモリ51の
内容とか、同一になったとしたならば、通信回線81に
対し、切替等に必要な僅かな中断の後、直ちに等価な通
信プロセッサが接続されたことになり、今迄の通信処理
が無駄になることなく、そのまま継続される。
通常、ランダム・アクセス・メモリ等から構成されるメ
インメモリ10と、予備系通信プロセッサ5との間のデ
ータ転送等に要する時間は、極めて短時間で済むことか
ら、通信回線の切断時間を最小限に抑えることができる
尚、例えば、第]の運用系通信プロセッサ4工に障害が
発生した場合に、ローカルメモリ411に格納された通
信手順プログラムや通信情報が正常なままであれば、こ
れを直接予備系通信プロセッサ5に転送することも考え
られる。
しかしなから、例えば、第1の運用系通信プロセッサ4
1のマイクロプロセッサやインフッニス等に障害が発生
したような場合には、通信手順プログラム等の正常な転
送自体不可能となる。
従って、障害が発生した通信プロセッサは、直ちにシス
テムハスにより切離し、別途メインメモリ]Oに保存し
た通信情報等を、予備系通信プロセッサに転送する本発
明の装置は、より確実に動作の引継ぎが可能となる。
本発明は以」二の実施例に限定されない。
システムハス2に接続される通信プロセッサの数は、1
台若しくは2台以上何台でもよく、又、その通信処理を
引継ぐべき予備系通信プロセッサの数も1台以上何台で
もよい。
また、メインメモリ10に障害時再開プログラムを格、
納することによって、障害発生時の一定の手順を円滑に
行なうよう説明したか、このプロクラムは中央処理装置
l自体に内蔵されたメモリに格納されても差し支えない
5 また、実質的に予備系通信プロセッサは、何れかの運用
系通信プロセッサに取って代わるものであるため、メイ
ンメモリ10中に予備系用のプログラムや通信情報領域
を設けることなく、例えば第1の運用系通信プロセッサ
41が障害か発生した場合、その第1の運用系通信プロ
セッサに割当てられた通信手順プログラム領域や通信情
報領域を、引継ぎの際、そのまま予備系通信プロセッサ
5に割当てるようにしても差し支えない。
(発明の効果) 以」−説明した本発明のマルチプロセッサシステムは、
メインメモリに通信手順プログラムを格納し、かつ、運
用系通信プロセッサの動作中、通信処理経過を示す通信
情報を逐次格納しておくようにしたので、障害発生時、
その通信処理を予備系通信プロセッサか引継ぐ場合に、
プログラム転送等に要する時間か短縮され、通信プロセ
ッサの切替時間を短縮することかできる。
また、上記通信情報を利用することにより、既に実行さ
れた通信処理を無駄にすることなく通信 6 を再開することかで・き、通信回線の切断時間を最小限
に抑えることかてきる。
【図面の簡単な説明】
第1図は本発明のマルチプロセッサシステムの実施例を
示すブロック図、第2図は従来のマルチプロセッサシス
テムのブロック図、第3図は障害再開プログラムフロー
チャートである。 l・・・中央処理装置、2・・・システムバス、3・・
・磁気ディスク装置、 5・・・予備系通信プロセッサ、 7・・・通信回線切替装置、10・・・メインメモリ、
41・・・第1の運用系通信プロセッサ、42・・・第
2の運用系通信プロセッサ、51411421・・・ロ
ーカルメモリ、101・・・障害時再開プログラム領域
、111、121.151・・・通信手順プログラム領
域、112.122.152・・・通信情報領域。

Claims (1)

  1. 【特許請求の範囲】 所定の通信処理を実行する運用系通信プロセッサと、 前記運用系通信プロセッサに障害が発生したときその運
    用系プロセッサに代わって処理を実行する予備系通信プ
    ロセッサと、 メインメモリとが、 システムバスを介して接続されたものにおいて、 前記メインメモリには、前記運用系通信プロセッサの通
    信手順プログラムが格納され、 前記運用系通信プロセッサは、 正常動作中、その通信処理経過を示す通信情報を、自己
    のローカルメモリに格納する以外に、前記メインメモリ
    に格納し、 前記運用系通信プロセッサに、障害が発生したとき、 前記予備系通信プロセッサは、前記メインメモリから、
    前記通信情報を受入れて、前記運用系通信プロセッサの
    通信処理を引継いで実行することを特徴とするマルチプ
    ロセッサシステム。
JP1210723A 1989-08-17 1989-08-17 マルチプロセッサシステム Pending JPH0375857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1210723A JPH0375857A (ja) 1989-08-17 1989-08-17 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1210723A JPH0375857A (ja) 1989-08-17 1989-08-17 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH0375857A true JPH0375857A (ja) 1991-03-29

Family

ID=16594037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1210723A Pending JPH0375857A (ja) 1989-08-17 1989-08-17 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH0375857A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245118A (ja) * 2008-03-31 2009-10-22 Yamatake Corp アプリケーションサービス提供システム、及び方法、並びにアプリケーション移行方法
WO2022044109A1 (ja) * 2020-08-25 2022-03-03 三菱電機株式会社 制御装置及びデータ管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245118A (ja) * 2008-03-31 2009-10-22 Yamatake Corp アプリケーションサービス提供システム、及び方法、並びにアプリケーション移行方法
WO2022044109A1 (ja) * 2020-08-25 2022-03-03 三菱電機株式会社 制御装置及びデータ管理方法

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
JPH09259098A (ja) 分散メモリ型マルチプロセッサシステム及び故障回復方法
JPH01147727A (ja) オンラインプログラムの障害回復方法
AU2005244590A1 (en) A fault tolerant computer system and a synchronization method for the same
US6654880B1 (en) Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage
US5600808A (en) Processing method by which continuous operation of communication control program is obtained
JPH11224207A (ja) マルチクラスタシステムを構成する計算機
JP2004046507A (ja) 情報処理装置
JPH0375857A (ja) マルチプロセッサシステム
JP2531919B2 (ja) 二重化された処理装置間の同期状態維持方法
JP2000132441A (ja) 分散データベースシステム、処理装置及びデータベースアクセス方法
JPH11355392A (ja) 二重化系切替方式およびそのプログラム記録媒体
JP2000066913A (ja) 任意プロセッサのプログラム・データ無中断更新システム
JP2000250746A (ja) 交換機のデータ変換システム
JPS59214397A (ja) 呼情報救済方式
JPS625759A (ja) 呼情報救済方式
JP2772068B2 (ja) 引き継ぎ情報のデータ保証処理方法
JPH05244225A (ja) 無中断系切り替え方法
JPH0462081B2 (ja)
JP2004192482A (ja) バックアップを特定するクラスタ型計算機システム及びクラスタ型ストレージシステム
JPS5947908B2 (ja) 障害処理方式
JPH1093617A (ja) 通信処理装置の予備切り替えシステム
JP3130892B2 (ja) 二重化システム
JPH10289215A (ja) アプリケーションプログラム単位の現用予備切り替え機能を有するコンピュータシステム及びプログラムを記録した機械読み取り可能な記録媒体
JPH0954690A (ja) ファイル入替方式