JPH10312278A - オンライン制御記憶交換装置 - Google Patents
オンライン制御記憶交換装置Info
- Publication number
- JPH10312278A JPH10312278A JP13603497A JP13603497A JPH10312278A JP H10312278 A JPH10312278 A JP H10312278A JP 13603497 A JP13603497 A JP 13603497A JP 13603497 A JP13603497 A JP 13603497A JP H10312278 A JPH10312278 A JP H10312278A
- Authority
- JP
- Japan
- Prior art keywords
- control storage
- control
- storage
- central processing
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】制御記憶を交換するに当り、オンライン運用中
のシステムを一旦停止する必要がない情報処理装置の提
供。 【解決手段】制御記憶（マイクロプログラム）方式を採
用していて、オンライン運用中に制御記憶データを交換
する場合に、制御記憶を一旦アイドル状態にして制御記
憶データの転送を行う。
のシステムを一旦停止する必要がない情報処理装置の提
供。 【解決手段】制御記憶（マイクロプログラム）方式を採
用していて、オンライン運用中に制御記憶データを交換
する場合に、制御記憶を一旦アイドル状態にして制御記
憶データの転送を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、システムのオンライン運用中に、制御記憶を
交換可能な情報処理装置に関する。
し、特に、システムのオンライン運用中に、制御記憶を
交換可能な情報処理装置に関する。
【０００２】
【従来の技術】マイクロプログラム制御方式を採用して
いる情報処理装置は、ソフトウェア命令をハードウェア
で実行させるためにレジスタ等の動作を規定するマイク
ロプログラムを格納した制御記憶が用いられている。
いる情報処理装置は、ソフトウェア命令をハードウェア
で実行させるためにレジスタ等の動作を規定するマイク
ロプログラムを格納した制御記憶が用いられている。
【０００３】従来の情報処理装置では、制御記憶の交換
は、オンライン状態で運用しているシステムを一旦停止
させ、制御記憶データを、主記憶装置上から、情報処理
装置の初期化により、制御記憶の転送を行っている。
は、オンライン状態で運用しているシステムを一旦停止
させ、制御記憶データを、主記憶装置上から、情報処理
装置の初期化により、制御記憶の転送を行っている。
【０００４】
【発明が解決しようとする課題】従来の情報処理装置に
おいては、制御記憶を交換するために、システムを一旦
停止させなければならない、という問題点を有してい
る。
おいては、制御記憶を交換するために、システムを一旦
停止させなければならない、という問題点を有してい
る。
【０００５】このため、２４時間無停止のシステムで
は、制御記憶の交換自体が不可能である。
は、制御記憶の交換自体が不可能である。
【０００６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、制御記憶を交換
するに当り、オンライン運用中のシステムを一旦停止す
ることを不要とし、業務を停止することなく制御記憶を
交換可能とした情報処理装置を提供することにある。
てなされたものであって、その目的は、制御記憶を交換
するに当り、オンライン運用中のシステムを一旦停止す
ることを不要とし、業務を停止することなく制御記憶を
交換可能とした情報処理装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の情報処理装置は、制御記憶（マイクロプロ
グラム）方式を採用している情報処理装置において、オ
ンライン運用中に制御記憶データを交換する場合に、制
御記憶を一旦アイドル状態にして制御記憶データの転送
を行う、ようにしたことを特徴とする。
め、本発明の情報処理装置は、制御記憶（マイクロプロ
グラム）方式を採用している情報処理装置において、オ
ンライン運用中に制御記憶データを交換する場合に、制
御記憶を一旦アイドル状態にして制御記憶データの転送
を行う、ようにしたことを特徴とする。
【０００８】また、本発明は、好ましくは、主記憶装置
に接続される、複数の中央処理装置を含み、オンライン
状態で運用される情報処理装置において、前記中央処理
装置の制御記憶データを交換する場合、交換する制御記
憶データを、前記主記憶装置上に予め展開し、次にオン
ライン状態で運用されている前記情報処理装置に対し
て、制御記憶の交換要求が発行されると、前記各中央処
理装置は、現在実行しているソフトウェア命令が終了し
た段階で、次のソフトウェア命令の実行を保留し、制御
記憶をアイドル状態に移行させ、前記主記憶装置上に予
め展開されている制御記憶データを、前記中央処理装置
内に設けた制御記憶転送回路によって、前記主記憶装置
から中央処理装置内の制御記憶格納部に転送する、よう
に構成されてなることを特徴とする。
に接続される、複数の中央処理装置を含み、オンライン
状態で運用される情報処理装置において、前記中央処理
装置の制御記憶データを交換する場合、交換する制御記
憶データを、前記主記憶装置上に予め展開し、次にオン
ライン状態で運用されている前記情報処理装置に対し
て、制御記憶の交換要求が発行されると、前記各中央処
理装置は、現在実行しているソフトウェア命令が終了し
た段階で、次のソフトウェア命令の実行を保留し、制御
記憶をアイドル状態に移行させ、前記主記憶装置上に予
め展開されている制御記憶データを、前記中央処理装置
内に設けた制御記憶転送回路によって、前記主記憶装置
から中央処理装置内の制御記憶格納部に転送する、よう
に構成されてなることを特徴とする。
【０００９】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明の情報処理装置の好ましい
実施の形態として、主記憶装置に対して密結合で接続さ
れている、複数の中央処理装置について考える。オンラ
イン状態で運用されている情報処理装置の制御記憶デー
タを交換する場合において、以下のようにする。
いて以下に説明する。本発明の情報処理装置の好ましい
実施の形態として、主記憶装置に対して密結合で接続さ
れている、複数の中央処理装置について考える。オンラ
イン状態で運用されている情報処理装置の制御記憶デー
タを交換する場合において、以下のようにする。
【００１０】交換する制御記憶データを、主記憶上に予
め展開しておく。
め展開しておく。
【００１１】次にオンライン状態で運用している情報処
理装置に対して、制御記憶の交換要求が発行されると、
各中央処理装置は、現在ＯＳ（オペレーションシステ
ム）が実行しているソフトウェア命令が終了した段階
で、次のソフトウェア命令を保留し、制御記憶をアイド
ル状態に移行する。
理装置に対して、制御記憶の交換要求が発行されると、
各中央処理装置は、現在ＯＳ（オペレーションシステ
ム）が実行しているソフトウェア命令が終了した段階
で、次のソフトウェア命令を保留し、制御記憶をアイド
ル状態に移行する。
【００１２】主記憶上に予め展開されている制御記憶デ
ータを、中央処理装置内に設けた制御記憶転送回路によ
って、主記憶から中央処理装置内の制御記憶格納部に転
送する。
ータを、中央処理装置内に設けた制御記憶転送回路によ
って、主記憶から中央処理装置内の制御記憶格納部に転
送する。
【００１３】全ての中央処理にデータが取り込まれたこ
とを確認すると、各中央処理装置は、交換前に保留した
ソフトウェア命令から処理を再開する。
とを確認すると、各中央処理装置は、交換前に保留した
ソフトウェア命令から処理を再開する。
【００１４】このため、システムがオンライン状態で運
用されている場合であって制御記憶を交換することを可
能とし、２４時間無停止のシステムにおいても、業務を
中断することなく、制御記憶の更新等を行うことができ
る。
用されている場合であって制御記憶を交換することを可
能とし、２４時間無停止のシステムにおいても、業務を
中断することなく、制御記憶の更新等を行うことができ
る。
【００１５】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００１６】図１は、本発明の一実施例をなす情報処理
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例の情報処理装置は、中央処理装置
Ａ、Ｂと、主記憶装置３と、保守診断装置２と、を備
え、保守診断装置２は、保守診断制御回路２−１と、制
御記憶記憶部２−２を備えている。中央処理装置１は、
制御記憶データを格納する制御記憶格納部１−１、制御
記憶命令ポインタ１−２、制御記憶制御回路１−３、制
御記憶転送回路１−４を含む。
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例の情報処理装置は、中央処理装置
Ａ、Ｂと、主記憶装置３と、保守診断装置２と、を備
え、保守診断装置２は、保守診断制御回路２−１と、制
御記憶記憶部２−２を備えている。中央処理装置１は、
制御記憶データを格納する制御記憶格納部１−１、制御
記憶命令ポインタ１−２、制御記憶制御回路１−３、制
御記憶転送回路１−４を含む。
【００１７】制御記憶の交換を行う場合、保守員は、保
守診断装置２内の制御記憶部２−２に制御記憶データを
格納しておく。保守診断装置２の保守診断制御回路２−
１は、保守員の制御記憶の交換要求指示により、制御記
憶部２−２に格納された制御記憶データを主記憶装置３
上の制御記憶領域３−２に転送し、主記憶上での展開を
行う。
守診断装置２内の制御記憶部２−２に制御記憶データを
格納しておく。保守診断装置２の保守診断制御回路２−
１は、保守員の制御記憶の交換要求指示により、制御記
憶部２−２に格納された制御記憶データを主記憶装置３
上の制御記憶領域３−２に転送し、主記憶上での展開を
行う。
【００１８】次に、中央処理装置１の制御記憶制御回路
１−３に対して、制御記憶の交換要求を送出する（この
交換要求は割り込み等によって行われる）。
１−３に対して、制御記憶の交換要求を送出する（この
交換要求は割り込み等によって行われる）。
【００１９】交換要求を受信した制御記憶制御回路１−
３は、中央処理装置１に対して、ＯＳで現在実行中のソ
フトウェア命令が終了した段階で、次に実行するソフト
ウェア命令を保留する指示を発行し、制御記憶をアイド
ル状態に移行する。
３は、中央処理装置１に対して、ＯＳで現在実行中のソ
フトウェア命令が終了した段階で、次に実行するソフト
ウェア命令を保留する指示を発行し、制御記憶をアイド
ル状態に移行する。
【００２０】この時、制御記憶命令ポインタ１−２は、
アイドル状態を示すｎ番地（ｎは、各世代で共通）で停
止している。
アイドル状態を示すｎ番地（ｎは、各世代で共通）で停
止している。
【００２１】制御記憶制御回路１−３は、全ての中央処
理装置がアイドル状態になったことを確認してから、制
御記憶転送回路１−４を起動して、主記憶装置３の制御
記憶格納領域３−２に展開された制御記憶データを、制
御記憶格納部１−１に転送する。
理装置がアイドル状態になったことを確認してから、制
御記憶転送回路１−４を起動して、主記憶装置３の制御
記憶格納領域３−２に展開された制御記憶データを、制
御記憶格納部１−１に転送する。
【００２２】全ての中央処理装置の制御記憶の転送が終
了すると、制御記憶制御回路１−３は、制御記憶の実行
を再開し、ソフトウェア命令の保留の解除を行い、新し
い制御記憶を使用してソフトウェア命令の実行を再開す
る。
了すると、制御記憶制御回路１−３は、制御記憶の実行
を再開し、ソフトウェア命令の保留の解除を行い、新し
い制御記憶を使用してソフトウェア命令の実行を再開す
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
制御記憶を交換するに当り、オンライン運用中のシステ
ムを一旦停止することを不要とした情報処理装置を実現
できるという効果を奏する。
制御記憶を交換するに当り、オンライン運用中のシステ
ムを一旦停止することを不要とした情報処理装置を実現
できるという効果を奏する。
【図１】本発明の一実施例の情報装置の構成を模式的に
示したブロック図である。
示したブロック図である。
１ 中央処理装置 １−１ 制御記憶格納部 １−２ 制御記憶命令ポインタ １−３ 制御記憶制御回路 １−４ 制御記憶転送回路 ２ 保守診断装置 ２−１ 保守診断制御回路 ２−２ 制御記憶データ ３ 主記憶装置 ３−１ ソフトウェア領域 ３−２ 制御記憶格納領域
Claims (3)
- 【請求項１】制御記憶（マイクロプログラム）方式を採
用している情報処理装置において、オンライン運用中に
制御記憶データを交換する場合に、制御記憶を一旦アイ
ドル状態にして、制御記憶データの転送を行う、ように
したことを特徴とする情報処理装置。 - 【請求項２】主記憶装置に接続される、複数の中央処理
装置を含み、オンライン状態で運用される情報処理装置
において、 前記中央処理装置の制御記憶データを交換する場合、交
換する制御記憶データを、前記主記憶装置上に予め展開
し、 次にオンライン状態で運用されている前記情報処理装置
に対して、制御記憶の交換要求が発行されると、前記各
中央処理装置は、現在実行しているソフトウェア命令が
終了した段階で、次のソフトウェア命令の実行を保留
し、制御記憶をアイドル状態に移行させ、 前記主記憶装置上に予め展開されている制御記憶データ
を、前記中央処理装置内に設けた制御記憶転送回路によ
って、前記主記憶装置から中央処理装置内の制御記憶格
納部に転送する、ように構成されてなることを特徴とす
る情報処理装置。 - 【請求項３】前記複数の中央処理装置の全てにデータが
取り込まれたことを確認すると、前記各中央処理装置
は、制御記憶交換前に保留したソフトウェア命令から処
理を再開する、ことを特徴とする請求項２記載の情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09136034A JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09136034A JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10312278A true JPH10312278A (ja) | 1998-11-24 |
| JP3102380B2 JP3102380B2 (ja) | 2000-10-23 |
Family
ID=15165643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09136034A Expired - Fee Related JP3102380B2 (ja) | 1997-05-09 | 1997-05-09 | オンライン制御記憶交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102380B2 (ja) |
-
1997
- 1997-05-09 JP JP09136034A patent/JP3102380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102380B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549081B2 (ja) | 優先度付きタスク実行制御方法及びデータ処理装置 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPH10312278A (ja) | オンライン制御記憶交換装置 | |
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| JPH0519179B2 (ja) | ||
| JPS63268035A (ja) | ロ−カル端末シミユレ−タによるリモ−ト端末制御方式 | |
| JPH07105120A (ja) | 入出力制御装置 | |
| JP4193754B2 (ja) | データ二重化方法とプログラム | |
| JP2504833B2 (ja) | 処理実行管理方式 | |
| JPH0340169A (ja) | 多重プロセツサシステムおよび複数の処理装置を制御する方法 | |
| JPH0981526A (ja) | マルチプロセッサシステム | |
| JPS63167940A (ja) | マルチプログラミング指向ｃｐｕ | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPH08249296A (ja) | マルチプロセッサシステム | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH10116262A (ja) | 並列計算機、プロセッサ要素ネットワーク、および並列計算機用プログラムを記録した記録媒体 | |
| JPH10240556A (ja) | 共有メモリを持つ疎結合計算機システム | |
| JPS63208945A (ja) | 情報処理装置 | |
| JPS63245754A (ja) | 情報処理システムの入出力制御方式 | |
| JPH09265407A (ja) | 仮想プロセッサシステムのプログラム走行制御方法 | |
| JPH04172551A (ja) | 情報処理装置 | |
| JPS61175747A (ja) | デ−タ転送制御方式 | |
| JPH02144654A (ja) | メッセージ処理システム | |
| JPS61256421A (ja) | 捕助記憶装置転送バツフアの初期化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |