JPH04172551A

JPH04172551A - 情報処理装置

Info

Publication number: JPH04172551A
Application number: JP2299943A
Authority: JP
Inventors: Katsuto Fukuoka; 福岡　克仁
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-11-07
Filing date: 1990-11-07
Publication date: 1992-06-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、密結合マルチプロセッサシステムを構成する
情報処理装置に関し、特に、利用効率の高いシステムを
構築する技術に関する。

（従来の技術）先ず、従来の情報処理装置について第６図及び第７図を
用いて説明する。第６図は、プロセッサＭＰＵとメモリ
ＭＥＭをバスＢＵＳで結合する一般的な情報処理装置Ｃ
ＯＭの構成図を示している。

同図において、プロセッサＭＰＵは、内部状態記憶部Ｉ
ＳＴを持ち、−殻内にプロセッサＭＰＵの動作は、命令
に従って内部状態記憶部ＩＳＴを更新する作業と考える
ことができる。例えば典型的な場合として、内部状態記
憶部ＩＳＴは、レジスタＲＥＧ、スタックポインタＳＰ
１プログラムカウンタＰＣで構成される。即ち、プロセ
ッサＭＰＵの動作は、プログラムカウンタＰＣが決定す
る命令に従って、レジスタＲＥＧ、スタックポインタＳ
Ｐ及びプログラムカウンタＰＣの内容を更新する。

このように、プロセッサＭＰＵの内部状態記憶部ＩＳＴ
はプロセッサＭＰＵの実行の状態を表しているので、あ
る時点Ｔで内部状態記憶部ＩＳＴの情報を保存しておけ
ば、実行を中断しても、保存された情報を再びプロセッ
サＭＰＵの内部状態記憶部ＩＳＴに戻すことにより、こ
の時点Ｔからの実行を再開することができる。

この様なプロセッサＭＰＵの内部状態記憶部ＩＳＴの内
容をコンテキストＣＴＸと呼ぶ。例えば、内部状態記憶
［ＩＳＴがレジスタＲＥＧ、スタックポインタＳＰ１プ
ログラムカウンタＰＣで構成されるプロセッサＭＰＵで
は、コンテキストＣＴＸはレジスタＲＥＧ、スタックポ
インタＳＰ、プログラムカウンタＰＣの内容である。

また、一般にプロセッサＭＰＵが実行するプログラムに
は、アプリケーションプログラムＡＰＲＧとシステムプ
ログラム５ＰＲＧがある。アプリケーションプログラム
ＡＰＲＧは情報処理装置ＣＯＭの目的である動作に関す
る主たるプログラムであり、他方システムプログラム５
ＰＲＧは情報処理装置ＣＯＭの動作を管理するなどの目
的で実行されるプログラムである。システムプログラム
５ＰＲＧはアプリケーションプログラムＡＰＲＧの実行
中に割込み処理として実行される。

複数のアプリケーションプログラムＡＰＲＧをプロセッ
サＭＰＵで並行的に実行するには、コンテキストＣＴＸ
を保存するための領域であるコンテキストブロックＣＴ
ＸＢをメモリＭＥＭ中にアプリケーションプログラムＡ
ＰＲＧの数だけ用意し、コンテキストＣＴＸを内部状態
記憶部ＩＳＴとコンテキストブロックＣＴＸＢの間で入
れ替えながら実行すればよい。この様子を第７図を用い
て説明する。

第７図は、アプリケーションプログラムＡＰＲＧ１、Ａ
ＰＲＧ２、及びＡＰＲＧ３の３つのプログラムとシステ
ムプログラム５ＰＲＧを並行的に実行させる時のタイム
チャートの一例を示している。また、この場合、第６図
に示すように、メモリＭＥＭ中には、それぞれのアプリ
ケーションプログラムＡＰＲＧＩ、ＡＰＲＧ２、及びＡ
ＰＲＧ３に対応して、コンテキストＣＴＸＩ、ＣＴＸ２
、及びＣＴＸ３を保存するための領域としてコンテキス
トブロックＣＴＸＢＩ、ＣＴＸＢ２、及びＣＴＢＸ３が
用意されている。

先ず、プロセッサＭＰＵはアプリケーションプログラム
ＡＰＲＧＩを実行しているが、割込みが発生すると、プ
ロセッサＭＰＵはアプリケーションプログラムＡＰＲＧ
Ｉの実行を中断し、システムプログラム５ＰＲＧを割込
み処理として実行する。システムプログラム５ＰＲＧは
、次にどのアプリケーションプログラムＡＰＲＧを実行
すべきかを判断するが、例えば、アプリケーションプロ
グラムＡＰＲＧＩの実行を中断して、アプリケーション
プログラムＡＰＲＧ２に切り替える場合には、コンテキ
ストＣＴＸ１を内部状態記憶部ＩｓＴからコンテキスト
ブロックＣＴＸＢＩに退避し、コンテキストブロックＣ
ＴＸＢ２に保持されているコンテキストＣＴＸ２を内部
状態記憶部ＩＳＴに転送する。これにより、アプリケー
ションプログラムＡＰＲＧＩの実行は中断され、アプリ
ケーションプログラムＡＰＲＧ２が実行される。後で再
びアプリケーションプログラムＡＰＲＧ　１の実行を続
行させる場合には、コンテキストブロックＣＴＸＢ　１
に保持されているコンテキストＣＴＸ１を内部状態記憶
部ＩＳＴに転送することにより、アプリケーションプロ
グラムＡＰＲＧＩの実行を、先程中断した直後の命令か
ら再開させる。

このようにして、プロセッサＭＰＵ上で複数のアプリケ
ーションプログラムＡＰＲＧを平行的に実行し、かつシ
ステムプログラム５ＰＲＧを割込み処理として実行する
。即ち、情報処理装Ｗｃ。

Ｍでは、プロセッサＭＰＵがアプリケーションプログラ
ムＡＰＲＧとシステムプログラム５ＰＲＧを時分割で実
行することになる。

一般にプロセッサＭＰＵには、アプリケーションプログ
ラムＡＰＲＧの実行を支援する装置ＡＵやシステムプロ
グラム５ＰＲＧを支援する装置ＳＵが実装されることが
ある。例えば、アプリケーションプログラムＡＰＲＧの
実行を支援する装置ＡＵとしては、メモリ管理装置、浮
動小数点演算装置等であり、システムプログラム５ＰＲ
Ｇを支援する装置ＳＵとしては、システムプログラム５
ＰＲＧで使用される特殊な命令の実行装置等である。

しかし、アプリケーションプログラムＡＰＲＧの実行を
支援する装置ＡＵはシステムプログラム５ＰＲＧを実行
する時には使用されないし、システムプログラム５ＰＲ
Ｇを支援する装置ＳＵはアプリケーションプログラムＡ
ＰＲＧを実行する時には使用され【い。従って、プロセ
ッサＭＰＵ上に実装されるこれら支援装置の利用率が悪
いという問題があった。

（発明が解決しようとする課題）以上の様に、従来の情報処理装置では、プロセッサ上に
実装される支援装置の利用効果が悪いという欠点があっ
た。

本発明は、上記問題点を解決するもので、その目的は、
プロセッサ上に実装される支援装置の利用効率が高い情
報処理装置を提供することである。

［発明の構成］（課題を解決するための手段）前記課題を解決するために、本発明の特徴は、第１図に示す如く、アプリケーションプログラ
ムを実行するアプリケーションプロセッサＡＰＵと、シ
ステムプログラムを実行するシステムプロセッサＳＰＵ
と、これらプロセッサ群と共有バスＢＵＳにて結合され
るメモリＭＥＭとを備える情報処理装置ＣＯＭＩに於い
て、前記アプリケーションプロセッサＡＰＵが実行すべ
きプログラムに関するコンテキストを保持する領域とし
て前記メモリＭＥＭ上に構成される複数のコンテキスト
ブロックＣＴＸＢＩ、ＣＴＸＢ２、及びＣＴＸＢ３と、
前記システムプロセッサＳＰＵの制御の下で前記アプリ
ケーションプロセッサＡＰＵがスワップイン時には次に
実行するプログラムに対応するコンテキストブロックの
アドレスを、スフツブアウト時には退避先のコンテキス
トブロックのアドレスを示す手段として前記メモリＭＥ
Ｍ上に構成されるロードポインタＬＤＣＢと、前記アプ
リケーションプロセッサＡＰＵがスワップイン時に前記
ロードポインタＬＤＣＢの内容が書き込まれる記憶手段
として前記アプリケーションプロセッサＡＰＵ上に構成
されるコンテキストブロックベースレジスタＣＴＸＢＢ
と、前記システムプロセッサＳＰＵから前記アプリケー
ションプロセッサＡＰＵに対して該アプリケーションプ
ロセッサＡＰＵが実行中のプログラムに関するコンテキ
ストを該当するコンテキストブロックにスワップアウト
させることを要求するスワップアウト信号ＳＯＲを送信
する伝達手段と、前記システムプロセッサＳＰＵから前
記アプリケーションプロセッサＡＰＵに対して該アプリ
ケーションプロセッサＡＰＵが次に実行するプログラム
に関するコンテキストを該当するコンテキストブロック
からスワップインさせることを要求するスワップイン信
号ＳＩＲを送信する伝達手段とを具備することである。

また、本発明の第２の特徴は、第５図に示す如く、アプ
リケーションプログラムを実行する複数のアプリケーシ
ョンプロセッサＡＰＵ１、ＡＰＵ２、及びＡＰＵ３と、
システムプログラムを実行するシステムプロセッサＳＰ
Ｕと、これらプロセッサ群き共有バスＢＵＳにて結合さ
れるメモリＭＥＭとを備える情報処理装置Ｃ０Ｍ２に於
いて、前記複数のアプリケーションプロセッサＡＰＵ１
、ＡＰＵ２、及びＡＰＵ３が実行すべきプログラムに関
するコンテキストを保持する領域として前記メモリ上に
構成される複数のコンテキストブロックＣＴＢＸＩ、Ｃ
ＴＢＸ２、ＣＴＢＸ３、ＣＴＢＸ４、及びＣＴＢＸ５と
、前記システムプロセッサＳＰＵの制御の下で前記アプ
リケーションプロセッサＡＰＵＩ、ＡＰＵ２、及びＡＰ
Ｕ３がスワップイン時には次に実行するプログラムに対
応するコンテキストブロックのアドレスを、スワップア
ウト時には退避先のコンテキストブロックのアドレスを
示す手段として前記メモリＭＥＭ上に前記複数のアプリ
ケーションプロセッサＡＰＵ１、ＡＰＵ２、及びＡＰＵ
３に対応して構成される複数のロードポインタＬＤＣＢ
Ｉ、ＬＤＣＢ２、及びＬＤＣＢ３と、前記アプリケーシ
ョンプロセッサＡＰＵＩ、ＡＰＵ２、及びＡＰＵ３がス
ワップイン時に前記ロードポインタＬＤＣＢＩ、ＬＤＣ
Ｂ２、及びＬＤＣＢ３の内容が書き込まれる記憶手段と
して前記複数のアプリケーションプロセッサＡＰＵＩ、
ＡＰＵ２、及びＡＰＵ３上に個々に構成されるコンテキ
ストブロックベースレジスタＣＴＸＢＢＩ、ＣＴＸＢＢ
２、及びＣＴＸＢＢ３と、前記システムプロセッサＳＰ
Ｕがら前記複数のアプリケーションプロセッサＡＰＵＩ
、ＡＰＵ２、及びＡＰＵ３に対して該アプリケーション
プロセッサが実行中のプログラムに関するコンテキスト
を該当するコンテキストブロックにスワップアウトさせ
ることを要求するスワップアウト信号５ＯＲＩ、５ＯＲ
２、及び５ＯＲ３を個別に送信する伝達手段と、前記シ
ステムプロセッサＳＰＵから前記複数のアプリケーショ
ンプロセッサＡＰＵＩ、ＡＰＵ２、及びＡＰＵ３に対し
て該アプリケーションプロセッサが次に実行するプログ
ラムに関するコンテキストを該当するコンテキストブロ
ックからスワップインさせることを要求するスワップイ
ン信号５ＩＲＩ、５ＩＲ２、及びＳ　ＩＲ３を個別に送
信する伝達手段とを具備することである。

（作用）本発明による情報処理装置では、アプリケーションプロセッサＡＰＵ上で実行中のプログラム
を切り替える場合、先ず、システムプロセッサＳＰＵか
らアプリケーションプロセッサＡＰＵにスワップアウト
要求信号ＳＯＲを送出し、アプリケーションプロセッサ
ＡＰＵはこれを受けて、コンテキストブロックベースレ
ジスタＣＴＸＢＢの内容が指し示すメモリＭＥＭ中のコ
ンテキストブロックに実行中のアプリケーションプログ
ラムのコンテキストを転送し、アプリケーションプロセ
ッサＡＰＵは休止状態になる。次に、システムプロセッ
サＳＰＵはメモリＭＥＭ中のロードポインタＬＤＣＢに
次に実行すべきアプリケーションプログラムに対応する
コンテキストブロックのアドレスを書き込んで、システ
ムプロセッサＳＰＵからアプリケーションプロセッサＡ
ＰＵにスワップイン要求信号ＳＩＲを送出する。アプリ
ケーションプロセッサＡＰＵはスワップイン要求信号Ｓ
ＩＲを受信すると、ロードポインタＬＤＣＢの内容をコ
ンテキストブロックベースレジスタＣＴＸＢＢに転送す
る。つまり、先程システムプロセッサＳＰＵによって書
き込まれたコンテキストブロックのアドレスが転送され
る。次に、コンテキストブロックベースレジ、スタＣＴ
　Ｘ　Ｂ、　Ｂの内容が指し示すメモリＭＥＭ中のコン
テキストブロックの内容を受は取り、実行すべきアプリ
ケーションプログラムの実行を開始する。

（実施例）以下、本発明に係る実施例を図面に基づいて説明する。

第１図に本発明の第１実施例を示す。

同図は２台のプロセッサ、即ち、システムプロセッサＳ
ＰＵ及びアプリケーションプロセッサＡＰＵと、メモリ
ＭＥＭとを共有バスＢＵＳにより結合した情報処理装置
ＣＯＭＩの構成図を示したものである。尚、同図におい
て、第６図（従来例）と重複する部分には同一の記号を
附して詳細な説明を省略する。

同図において、システムプロセッサＳ　Ｐ　Ｕ　ハシス
テムプログラム５ＰＲＧを実行するプロセッサで、内部
にはシステムプログラムＳ　ＰＲＧの実行を支援する装
置ＳＵを有している。また、アプリケーションプロセッ
サＡＰＵはアプリケーションプログラムＡＰＲＧを実行
するプロセッサで、内部には、レジスタＲＥＧ、スタッ
クポインタＳＰ１プログラムカウンタＰＣから構成され
る内部状態記憶部ＩＳＴと、アプリケーションプログラ
ムＡＰＲＧの実行を支援する装置ＡＵと、コンテキスト
ブロックＣＴＢＸのアドレスを保持するコンテキストブ
ロックベースレジスタＣＴＸＢＢとを！している。更に
、メモリＭＥＭ内部には、アプリケーションプログラム
ＡＰＲＧに対応してコンテキストブロックＣＴＸＢ　１
、ＣＴＸＢ２、及びＣＴＸＢ３と、アプリケーションプ
ロセッサＡＰＵが実行すべきコンテキストのアドレスを
示すロードポインタＬＤＣＢとを有している。また、２
台のプロセッサＳＰＵとＡＰＵの間は共有バスＢＵＳで
結合されると共に、システムプロセッサｓＰＵからアプ
リケーションプロセッサＡＰＵに対して送信されるスワ
ップイン要求信号ＳＩＲとスワップアウト要求信号ＳＯ
Ｒのための専用線がある。

尚、スワップイン要求信号ＳＩＲはアプリケーションプ
ロセッサＡＰＵが次に実行するコンテキストを対応する
コンテキストブロックがらスワップインさせることを要
求する信号であり、スワップアウト要求信号−５ＯＲは
アプリケーションプロセッサＡＰＵが現在実行している
コンテキストを対応するコンテキストブロックへスワッ
プアウトさせることを要求する信号である。

次に、情報処理装置ＣＯＭＩが、３つのアプリケーショ
ンプログラムＡＰＲＧＩ〜ＡＰＲＧ３を時分割に実行す
る動作を第２図を用いて説明する。第２図はその動作を
示すタイムチャートの一例である。

先ず、情報処理装置ＣＯＭＩが起動されると、システム
プロセッサＳＰＵはシステムプログラム５ＰＲＧの実行
を開始する。この時、アプリケーションプロセッサＡＰ
Ｕはまだ実行すべきプログラムがないので休止状態とな
っている。

次に、アプリケーションプロセッサＡＰＵを起動し、ア
プリケーションプログラムＡＰＲＣＩを実行させるが、
この動作は、以下の手順で行なわれる。先ず、メモリＭ
ＥＭ中のコンテキストブロックＣＴＸＢＩに、アプリケ
ーションプログラムＡＰＲＧＩの起動時のコンテキスト
を書き込む。

例えば、アプリケーションプログラムＡＰＲＧＩが起動
する時のプログラムカウンタＰｃの値などがこれに相当
する。次に、メモリＭＥＭ中のロードポインタＬＤＣＢ
にコンテキストブロックＣＴＸＢＩのアドレスを書き込
む。以上の準備の後、システムプロセッサＳＰＵからア
プリケーションプロセッサＡＰＵにスワップイン要求信
号ＳＩＲを送出する。アプリケーションプロセッサＡＰ
Ｕはスワップイン要求信号ＳＩＲを受信すると、コンテ
キストロード手続きＬＤＣを割込み処理として起動する
。

コンテキストロード手続きＬＤＣが起動された後の動作
を第３図のフローチャートを使用して説明する。先ずス
テップ３１で、アプリケーションプロセッサＡＰＵはロ
ードポインタＬＤＣＢの内容をコンテキストブロックベ
ースレジスタＣＴＸＢＢに転送する。つまり、先程シス
テムプロセッサＳＰＵによって書き込まれたコンテキス
トブロックＣＴＸＢＩのアドレスが転送される。次にス
テップ３３で、コンテキストブロックベースレジスタＣ
ＴＸＢＢの内容が指し示すメモリＭＥＭ中のコンテキス
トブロックＣＴＸＢＩの内容を内部状態記憶部ＩＳＴに
転送し、ステップ３５で、プログラムカウンタＰＣが指
し示すメモリＭＥＭのアドレスにある命令から実行を開
始する。つまり、アプリケーションプロセッサＡＰＵは
アプリケーションプログラムＡＰＲＧＩの実行を開始し
、順次、命令を実行していく。

次に、アプリケーションプロセッサＡＰＵ上で実行中の
プログラムが切り替えられる場合の動作を説明する。例
として、実行中のアプリケーションプログラムＡＰＲＧ
Ｉを中断して、アプリケーションプログラムＡＰＲＧ２
を実行させる時を考える。先ず、システムプロセッサＳ
ＰＵからアプリケーションプロセッサＡＰＵにスワップ
アウト要求信号ＳＯＲを送出する。アプリケーションプ
ロセッサＡＰＵはスワップアウト要求信号ＳＯＲを受信
すると、コンテキストストア手続きＳＴＣを割込み処理
として起動する。

コンテキストストア手続きＳＴＣが起動された時の動作
を第４図のフローチャートを使用して説明する。先ず、
ステップ４１で、アプリケーションプロセッサＡＰＵは
コンテキストブロックベースレジスタＣＴＸＢＢの内容
が指し示すメモリＭＥＭ中のコンテキストブロックに内
部状態記憶部ＩＳＴの内容を転送する。ここで、コンテ
キストブロックベースレジスタＣＴＸＢＨには先に起動
されたコンテキストロード手続きＬＤＣによって、実行
中のアプリケーションプログラムＡＰＲＧＩに対応する
コンテキストブロックＣＴＸＢＩのアドレスが書き込ま
れており、アプリケーションプログラムＡＰＲＧＩを中
断した時点のプログラムカウンタＰＣの値等がコンテキ
ストブロックＣＴＸＢ１に退避される。そして、ステッ
プ４３でアプリケーションプロセッサＡＰＵは休止状態
になる。

次に、システムプロセッサＳＰＵはメモリＭＥＭ中のロ
ードポインタＬＤＣＢにコンテキストブロックＣＴＸＢ
２のアドレスを書き込んで、システムプロセッサＳＰＵ
からアプリケージシンプロセッサＡＰＵＬ：スワップイ
ン要求信号ＳＩＲを送出する。アプリケーションプロセ
ッサＡＰＵはスワップイン要求信号ＳＩＲを受信すると
、コンテキスト、ロード手続きＬＤＣを割込み処理とし
て起動する。以後の処理は前述の通りで、結果としてア
プリケーションプロセッサＡＰＵはアプリケーションプ
ログラムＡＰＲＧ２の実行を開始する。

このようにして、アプリケーションプロセッサＡＰＵは
システムプロセッサＳＰＵの制御に基づいてアプリケー
ションプログラムＡＰＲＧＩ、ＡＰＲＧ２、及びＡＰＲ
Ｇ３を実行し、これと同時に平行してシステムプロセッ
サＳＰＵはシステムプログラム５ＰＲＧを実行すること
ができる。

以上の様に、本実施例の情報処理袋［Ｃ０Ｍ１において
は、アプリケーションプロセッサＡＰＵではアプリケー
ションプログラムＡＰＲＧを実行し、システムプロセッ
サＳＰＵではシステムプログラム５ＰＲＧを実行する様
に独立させることができたので、アプリケーションプロ
セッサＡＰＵに実装されたアプリケーションプログラム
ＡＰＲＧの実行を支援する装置ｆＡＵがシステムプログ
ラム５ＰＲＧの実行によって休まされることがなく、ま
たシステムプロセッサＳＰＵに実装されたシステムプロ
グラムの実行を支援する装置ＳＵがアプリケーションプ
ログラムＡＰＲＧの実行によって休まされることがない
ので、アプリケーションプログラムの実行を支援する装
置ＡＵやシステムプログラムの実行を支援する装置ＳＵ
を有効に利用できる。

次に、本発明の第２の実施例を第５図を使用して説明する。本実施例は、第１の実施例のアプ
リケーションプロセッサＡＰＵを複数台装備するように
拡張したものである。

第５図は、システムプロセッサＳＰＵと、３台のアプリ
ケーションプロセッサＡＰＵＩ、ＡＰＵ２、及びＡＰＵ
３と、メモリＭＥＭとを共有バスＢＵＳにより結合して
構成される情報処理装ｇｃＯＭ２の構成図である。

同図において、システムプロセッサＳＰＵとアプリケー
ションプロセッサＡＰＵＩ、ＡＰＵ２、及びＡＰＵ３の
構成は、第１の実施例と同様であり、また、メモリＭＥ
Ｍ中には、コンテキストブロックＣＴＸＢＩ、ＣＴＸＢ
２、ＣＴＸＢ３、ＣＴＸＢ４、及びＣＴＸＢ５と、ロー
ドポインタＬＤＣＢＩ、ＬＤＣＢ２、及びＬＤＣＢ３と
が設置されている。

次に、情報処理装置Ｃ０Ｍ２の動作を説明する。

先ず、情報処理装置Ｃ０Ｍ２が起動されると、システム
プロセッサＳＰＵはシステムプログラム５ＰＲＧの実行
を開始する。この時、アプリケーションプロセッサＡＰ
ＵＩ、ＡＰＵ２、及びＡＰＵ３はまだ実行すべきプログ
ラムがないので休止状態となっている。

次に、アプリケーションプロセッサＡＰＵ１ｔ−起動し
、アプリケーションプログラムＡＰＲＧＩを実行させる
時、動作は以下の手順で行なわれる。

先ず、メモリＭＥＭ中のコンテキストブロックＣＴＸＢ
Ｉに、アプリケーションプログラムＡＰＲＧ１の起動時
のコンテキストを書き込む。次に、メモリＭＥＭ中のロ
ードポインタＬＤＣＢＩにコンテキストブロックＣＴＸ
ＢＩのアドレスを書き込む。以上の準備の後、システム
プロセッサＳＰＵからアプリケーションプロセッサＡＰ
ＵＩにスワップイン要求信号５ＩＲＩを送出する。アプ
リケーションプロセッサＡＰＵＩはスワップイン要求信
号Ｓ　ＩＲＩを受信すると、コンテキストロード手続き
ＬＤＣを割込み処理として起動する。

コンテキストロード手続きＬＤＣが起動された後の動作
は以下の手順で行なわれる。先ず、アプリケーションプ
ロセッサＡＰＵＩはロードポインタＬＤＣＢ　１の内容
をコンテキストブロックベースレジスタＣＴＸＢＢＩに
転送する。つまり、先程システムプロセッサＳＰＵによ
って書き込まれたコンテキストブロックＣＴＸＢ　１の
アドレスが転送される。次に、コンテキストブロックベ
ースレジスタＣＴＸＢＢＩの内容が指し示すメモリＭＥ
Ｍ中のコンテキストブロックＣＴＸＢＩの内容を内部状
態記憶部ｌ５ＴＩに転送し、プログラムカウンタＰＣＩ
が指し示すメモリＭＥＭのアドレスにある命令から実行
を開始する。つまり、アプリケーションプロセッサＡＰ
ＵＩはアプリケーションプログラムＡＰＲＧＩの実行を
開始し、順次、命令を実行していく。

以上では、アプリケーションプロセッサＡＰＵＩ上でプ
ログラムを起動させる方法について説明したが、アプリ
ケーションプロセッサＡＰＵ２及びＡＰＵ３についても
同様である。

次に、アプリケーションプロセッサＡＰＵＩ、ＡＰＵ２
、及びＡＰＵＢ上で実行中のプログラムが切り替えられ
る場合の動作を説明する。例として、アプリケーション
プロセッサＡＰＵ２が実行中のアプリケーションプログ
ラムＡＰＲＧ３を中断して、アプリケーションプログラ
ムＡＰＲＧ２を実行させる時を考える。先ず、システム
プロセッサＳＰＵからアプリケーションプロセッサＡＰ
Ｕ２にスワップアウト要求信号５ＯＲ２を送出する。ア
プリケージジンプロセッサＡＰＵ２はスワップアウト要
求信号５ＯＲ２を受信すると、コンテキストストア手続
きＳＴＣを割込み処理として起動する。

コンテキストストア手続きＳＴＣが起動されると、先ず
、アプリケーションプロセッサＡＰＵ２はコンテキスト
ブロックベースレジスタＣＴ−ＸＢＢ２の内容が指し示
すメモリＭＥＭ中のコンテキストブロックに内部状態記
憶部Ｉ　ＳＴ２の内容を転送する。ここで、コンテキス
トブロックベースレジスタＣＴＸＢＢ２には先に起動さ
れたコンテキストロード手続きＬＤＣによって、実行中
のアプリケーションプログラムＡＰＲＧ３に対応するコ
ンテキストブロックＣＴＸＢ３のアドレスが書き込まれ
ており、アプリケーションプログラムＡＰＲＧ３を中断
した時点のプログラムカウンタＰＣ２の値等がコンテキ
ストブロックＣＴＸＢ３に退避される。そして、アプリ
ケーションプロセッサＡＰＵ２は休止状態になる。

次に、システムプロセッサＳＰＵはメモリＭＥＭ中のロ
ードポインタＬＤＣＢ２にコンテキストブロックＣＴＸ
Ｂ２のアドレスを書き込んで、システムプロセッサＳＰ
ＵからアプリケーションプロセッサＡＰＵ２にスワップ
イン要求信号５ＩＲ２を送出する。アプリケーションプ
ロセッサＡＰＵ２はスワップイン要求信号Ｓ　ＩＲ２を
受信すると、コンテキストロード手続きＬＤＣを割込み
処理として起動し、結果として、アプリケーションプロ
グラムＡＰＲＧ２を実行する。

以上の様に、本実施例の情報処理装置Ｃ０Ｍ２において
は、アプリケーションプロセッサＡＰＵＩ、ＡＰＵ２、
及びＡＰＵ３はシステムプロセッサＳＰＵの制御に基づ
いてアプリケーションプログラムＡＰＲＧＩ、ＡＰＲＧ
２、ＡＰＲＧ３、ＡＰＲＧ、４、及びＡＰＲＧ５を実行
し、これと同時にシステムプロセッサＳＰＵはシステム
プログラム５ＰＲＧを実行することができる。

つまり、本実施例によれば、第１の実施例の効果に加え
て複数のアプリケーションプログラムＡＰＲＧを同時に
実行できる。

［発明の効果］以上の様に本発明によれば、アプリケーションプロセッサＡＰＵではアプリケーションプログ
ラムＡＰＲＧを実行し、システムプロセッサＳＰＵでは
システムプログラム５ＰＲＧを実行するようにそれぞれ
を独立させ、システムプロセッサＳＰＵはアプリケーシ
ョンプロセッサＡＰＵが実行するプログラムをスワップ
イン、スワップアウトするよう要求できるようにしたの
で、アプリケーションプロセッサＡＰＵに実装されたア
プリケーションプログラムの実行を支援する装置ＡＵが
システムプロセッサＳＰＵの実行によって休まされるこ
とがなく、またシステムプロセッサＳＰＵに実装された
システムプログラムの実行を支援する装置ＳＵがアプリ
ケーションプログラムＡＰＲＧの実行によって休まされ
ることがない。従って、アプリケーションプログラムの
実行を支援する装置ＡＵやシステムプログラムの実行を
支援する装置ＳＵを有効に利用することができ、利用効
率の高い情報処理装置を実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る情報処理装置の構成図、第２図は本発明の第１の実施例に係る情報処理装置の動
作を示すタイムチャート、第３図はコンテキストロード手続きのフローチャート、第４図はコンテキストストア手続きのフローチャート、第５図は本発明の第２の実施例に係る情報処理装置の構
成図、第６図は従来の情報処理装置の構成図、第７図は従来の
情報処理装置の動作を示すタイムチャートである。ＣＯＭＩ、Ｃ０Ｍ２　　・・・　情報処理装置ＳＰＵ　
　・・・　システムプロセッサＡＰＵＳＡＰＵＩ〜ＡＰ
Ｕ３　　・・・　アプリケーションプロセッサＢＵＳ　　・・・　共有バスＣＴＸＢＳＣＴＸＢＩ〜ＣＴＸＢ５　　・・・　コンテ
キストブロックＬＤＣＢ、ＬＤＣＢＩ〜ＬＤＣＢ３　　・・・　ロード
ポインタＣＴＸＢＢＳＣＴＸＢＢＩ〜ＣＴＸＢＢ３　　・・・コ
ンテキストブロックベースレジスタ５ＯＲＳＳＯＲＩ〜５ＯＲ３・・・　スワップアウト要
求信号５ＩＲＳＳＩＲＩ〜５ＩＲ３・・・　スワップイン要求
信号ＩＳＴ、ｌ５ＴＩ〜Ｉ　ＳＴ３　　・・・　内部状態記
憶部ＲＥＧ、ＲＥＧＩ〜ＲＥＧ３　　・・・　レジスタＰＣ
，ＰＣＩ〜ＰＣＢ　　・・・　プログラムカウンタＳＰ、ＳＰＩ〜ＳＰ３　　・・・　スタックポインタＳ
Ｕ　　・・・　システムプログラムの実行を支援する装
置ＡＵＳＡＵＩ〜ＡＵ３　　・・・　アプリケーションプ
ログラムの実行を支援する装置。

Claims

【特許請求の範囲】

（１）アプリケーションプログラムを実行するアプリケ
ーションプロセッサと、システムプログラムを実行する
システムプロセッサと、これらプロセッサ群と共有バス
にて結合されるメモリとを備える情報処理装置に於いて
、前記アプリケーションプロセッサが実行すべきプログ
ラムに関するコンテキストを保持する領域として前記メ
モリ上に構成される複数のコンテキストブロックと、前
記システムプロセッサの制御の下で前記アプリケーショ
ンプロセッサがスワップイン時には次に実行するプログ
ラムに対応するコンテキストブロックのアドレスを、ス
ワップアウト時には退避先のコンテキストブロックのア
ドレスを示す手段として前記メモリ上に構成されるロー
ドポインタと、前記アプリケーションプロセッサがスワ
ップイン時に前記ロードポインタの内容が書き込まれる
記憶手段として前記アプリケーションプロセッサ上に構
成されるコンテキストブロックベースレジスタと、前記
システムプロセッサから前記アプリケーションプロセッ
サに対して該アプリケーションプロセッサが実行中のプ
ログラムに関するコンテキストを該当するコンテキスト
ブロックにスワップアウトさせることを要求するスワッ
プアウト信号を送信する伝達手段と、前記システムプロ
セッサから前記アプリケーションプロセッサに対して該
アプリケーションプロセッサが次に実行するプログラム
に関するコンテキストを該当するコンテキストブロック
からスワップインさせることを要求するスワップイン信
号を送信する伝達手段とを有することを特徴とする情報
処理装置。
（２）アプリケーションプログラムを実行する複数のア
プリケーションプロセッサと、システムプログラムを実
行するシステムプロセッサと、これらプロセッサ群と共
有バスにて結合されるメモリとを備える情報処理装置に
於いて、前記複数のアプリケーションプロセッサが実行
すべきプログラムに関するコンテキストを保持する領域
として前記メモリ上に構成される複数のコンテキストブ
ロックと、前記システムプロセッサの制御の下で前記ア
プリケーションプロセッサがスワップイン時には次に実
行するプログラムに対応するコンテキストブロックのア
ドレスを、スワップアウト時には退避先のコンテキスト
ブロックのアドレスを示す手段として前記メモリ上に前
記複数のアプリケーションプロセッサに対応して構成さ
れる複数のロードポインタと、前記アプリケーションプ
ロセッサがスワップイン時に前記ロードポインタの内容
が書き込まれる記憶手段として前記複数のアプリケーシ
ョンプロセッサ上に個々に構成されるコンテキストブロ
ックベースレジスタと、前記システムプロセッサから前
記複数のアプリケーションプロセッサに対して該アプリ
ケーションプロセッサが実行中のプログラムに関するコ
ンテキストを該当するコンテキストブロックにスワップ
アウトさせることを要求するスワップアウト信号を個別
に送信する伝達手段と、前記システムプロセッサから前
記複数のアプリケーションプロセッサに対して該アプリ
ケーションプロセッサが次に実行するプログラムに関す
るコンテキストを該当するコンテキストブロックからス
ワップインさせることを要求するスワップイン信号を個
別に送信する伝達手段とを有することを特徴とする情報
処理装置。