JPH0887481A - マルチプロセッサボードの立ち上げ方法 - Google Patents

Abstract

(57)【要約】 【目的】初期プログラムを格納した読み出し専用の不揮
発性メモリを不要とし、かつ前記読み出し専用の不揮発
性メモリの制御論理をなくし、装置の小型化、安価な装
置の供給を可能とするマルチプロセッサボードの立ち上
げ方法を提供すること。 【構成】ファイル装置に格納されている複数の従処理装
置の初期プログラムは、システムの立ち上げ時に複数の
従処理装置からアクセス可能な共有の揮発性メモリに格
納される。各従処理装置は、同時又は順次共有の揮発性
メモリから初期プログラムをリードすることにより初期
処理を行う。これにより、初期プログラムを格納した読
み出し専用の不揮発性メモリを不要とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数台の従処理装置を有
するマルチプロセッサボードの立ち上げ方法に係り、特
に各従処理装置が初期プログラムを格納した読み出し専
用の不揮発性メモリを持つことなく立ち上げ可能にした
マルチプロセッサボードの立ち上げ方法に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータの分野に
おいても、各処理の高速化が望まれてきている。例え
ば、一般オフィスにおいて、パーソナルコンピュータ内
に格納されている書類を閲覧するため、ページめくり
や、画面のスクロール、あるいは１部分のズームアップ
等をストレスなしにスムーズに実行するため、画像処理
用のアクセレレータボードが開発されてきている。これ
らのアクセラレータボードは、１個ないしは複数の従処
理装置と、初期プログラムを格納した読み出し専用メモ
リを１個ないし各従処理装置毎に持ち、処理システムを
立ち上げている。

【０００３】初期プログラムを格納した読み出し専用メ
モリを有した方式として、特開平５−２４２０５７号公
報に記載のマルチプロセッサシステムの起動方式があ
る。上記公報に開示された発明では、１つの読み出し専
用メモリを用いて、第１のプロセッサを立ち上げ、第１
のプロセッサが使用する揮発性メモリをチェックした
後、ディスク装置から第２のプロセッサ用のブートロー
ダを第１のプロセッサで使用する揮発性メモリにロード
した後、第２のプロセッサの揮発性メモリに転送し、第
２のプロセッサに対しリセット信号を送出する。以降ｎ
台目までのプロセッサに対しても同様の処理を行う。

【０００４】また、特開平５−２６５９８２号公報に記
載の初期プログラムロード方式においても、同様に、複
数の従処理装置が不揮発性メモリを有し、不揮発性メモ
リ内に初期プログラムがない場合、主処理装置にプログ
ラムのロード要求を出し、転送されたプログラムを不揮
発性メモリに格納する手段を有する方式がとられてい
る。

【０００５】

【発明が解決しようとする課題】上記従来技術では、各
従処理装置の初期プログラム格納用に、読み出し専用の
不揮発性メモリを各従処理装置毎に持たせている。しか
し、汎用のマルチプロセッサ装置を構築するためには、
上記不揮発性メモリの他に、揮発性メモリも必要となる
ため、実装領域も必要であり、小型化や、安価なシステ
ムを作成する妨げになるという問題点がある。

【０００６】本発明は上記従来技術の問題点に鑑み成さ
れたもので、初期プログラムを格納した読み出し専用の
不揮発性メモリを不要とし、かつ前記読み出し専用の不
揮発性メモリの制御論理をなくし、装置の小型化、安価
な装置の供給を可能とするマルチプロセッサボードの立
ち上げ方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のマルチプロセッ
サボードの立ち上げ方法は、主処理装置とシステムバス
と各種プログラムを蓄積するファイル装置とを少なくと
も有するシステムに、前記システムバスを介して接続さ
れたマルチプロセッサボードであって、かつ、複数の従
処理装置と各従処理装置毎に設けられた揮発性メモリと
前記複数の従処理装置のバスアービトレーション制御及
び前記複数の従処理装置の立ち上げ制御をする制御手段
と前記複数の従処理装置からアクセス可能な共有の揮発
性メモリを備えたマルチプロセッサボードに適用される
ものであり、特に、前記ファイル装置に格納されている
複数の従処理装置に共通の初期プログラムを読み出し
て、前記共有の揮発性メモリに格納した後、複数の従処
理装置を同時又は順次立上げて、共有の揮発性メモリか
ら初期プログラムを読み出し、各従処理装置が初期処理
を同時又は順次実行することを特徴としている。

【０００８】

【作用】本発明によれば、複数の従処理装置の初期プロ
グラムは、複数の従処理装置からアクセス可能な共有の
揮発性メモリに格納される。各従処理装置は、同時又は
順次共有の揮発性メモリから初期プログラムをリードす
ることにより、初期処理を行う。したがって、本発明に
よれば、従来技術において必要としていた初期プログラ
ム用の読み出し専用メモリが必要なくなるため、この読
み出し専用メモリの制御論理も必要なくなり、装置の小
型化と安価な装置の供給が可能となる。

【０００９】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。

【００１０】図１は本発明の第１の実施例を示すブロッ
ク図であり、図２は図１に示すマルチボードプロセッサ
１３の具体的構成を示すブロック図である。

【００１１】図１において、１は本システムの主処理装
置、２はシステムバス１１とシステムの主記憶装置３を
制御するシステムバス制御装置、３は主記憶装置、８は
表示用メモリを含む表示制御装置、９はディスプレイ、
１０はディスク装置に代表されるファイル装置、１１は
本システムの専用又は汎用のシステムバス（例えばＰＣ
Ｉバス等）、１３はマルチプロセッサボード、１４はブ
ートＲＯＭをそれぞれ示す。

【００１２】マルチプロセッサボード１３は、バスコン
トローラ４と共有メモリ（揮発性）５と、複数の従処理
装置６と、各従処理装置６に設けられた複数のメモリ
（揮発性）７と、内部バス１２とから構成されている。
ここで、バスコントローラ４は、複数の従処理装置６の
バスアービトレーション及び共有メモリ５の制御及び複
数の従処理装置６のリセット制御を行うものである。ま
た、共有メモリ５は、すべての従処理装置６が共有可能
に構成されている。

【００１３】図２は、前記マルチプロセッサボード１３
の詳細を示すブロック図である。バスコントローラ４
は、従処理装置６を複数台接続する内部バス１２のバス
アービトレーションを司るバスアービトレーション機能
部２１と、共有メモリ５を制御するメモリ制御部２２
と、前記複数の従処理装置６のリセット制御を行うリセ
ット制御部２３と、各従処理装置６の有効／無効を示す
ＳＰ（サブプロセッサ）有効フラグ２４から構成されて
いる。

【００１４】システムのパワーオン時、主処理装置１の
リセットが解除され、ブートＲＯＭ１４から初期プログ
ラムがロードされ、主記憶装置３のクリア処理やシステ
ムバスのテスト等の周辺のイニシャライズが実行され、
その後、ファイル装置１０からシステムプログラムがロ
ードされて主記憶装置３に格納される。続いて、上記シ
ステムプログラムに含まれるマルチプロセッサボード用
ドライバソフトウェアにより、ファイル装置１０に格納
されている従処理装置６の初期プログラムがマルチプロ
セッサ１３内の共有メモリ５にロードされる。

【００１５】ロード終了後、前記ドライバソフトウェア
により、リセット制御部２３内に各従処理装置６に対応
して設けられた各リセットフラグが全てクリアされる
か、又は１台目の従処理装置６に対応するリセットフラ
グだけがクリアされる。これにより、全ての従処理装置
６又は１台目の従処理装置６は、パワーオンリセット処
理として、パワーオンリセット割り込みベクタアドレス
に設定してある共有メモリ５を、命令フェッチを行うべ
くリードする。その後、従処理装置６は命令を実行し、
初期処理の終了後、当該従処理装置６のＳＰ有効フラグ
（２４）を立てて処理を終了する。１台目の従処理装置
６について上記処理が終了した場合には、２台目以降の
従処理装置６について、同様の処理が繰り返して実行さ
れる。また、全ての従処理装置６について上記処理が実
行された場合には、バスアービトレーションが必要とな
り、バスアービトレーション機能部２１が動作する。ド
ライバソフトウェアは、全ての従処理装置６の初期処理
に十分な時間経過後、ＳＰ有効フラグ２４を読んで、使
用可能な従処理装置６の数を判別する。主処理装置１上
で実行されるＯＳは、前記使用可能な従処理装置６の数
の情報に基づいて、主記憶装置３や表示制御部８やファ
イル装置１０の資源割り付けを行う。

【００１６】図３は本発明の第２の実施例を示すブロッ
ク図であり、複数の従処理装置６が共有メモリ５からの
リードを同時に行うようにしたものである。前記複数の
従処理装置６とバスコントローラ４は、同期クロック発
生部３７とクロックドライバ３４から形成・出力される
内部バス同期クロック３５で同期化され、互いに同期バ
ス３１で接続されている。同期バス３１は、アドレス信
号とデータと制御信号を伝送する。各従処理装置６は、
バス権要求信号ＲＥＱ３２とバス権許可信号ＧＮＴ３３
を１対ずつ保持し、さらに、同期リードモード信号３８
と同期リードモードレジスタ３６を持つ。ファイル装置
１０に格納された初期プログラムは、全ての従処理装置
６に共通のプログラムであり、同一動作を行い、よっ
て、各従処理装置６の共有メモリ５へのリード動作は同
一タイミングで発生する。そこで、バスアービトレーシ
ョンを不要にするため、バスコントローラ４内の同期リ
ードモードレジスタ３９と１台の従処理装置６の同期リ
ードモードレジスタ３６を有効にして、アドレスを出力
する従処理装置６を１台だけ設定する。該１台の従処理
装置６は、リセット解除後パワーオンリセット処理の命
令フェッチを行うため、共有メモリ５へのリードを行
う。該１台の従処理装置６は、共有メモリ５のリードの
ため、バス権要求信号ＲＥＱ３２を出力してバス権許可
信号ＧＮＴ３３を待つ。バス権許可信号ＧＮＴ３３を受
け取ると、該１台の従処理装置６は、同期バス３１にア
ドレス信号を出力して、同期バス３１のデータ及びデー
タ有効信号を待つ。他の従処理装置６は、該１台の従処
理装置６のアドレス信号出力時には何もせず、同期バス
３１のデータとデータ有効信号を待つ。データ有効信号
を受け取ると、全ての従処理装置６は、同期バス３１か
らデータを取り込み、初期処理を実行する。

【００１７】上記第２の実施例によれば、１台目の従処
理装置６だけがアドレス信号を出力する方式を取り、か
つ全ての従処理装置６が初期処理を同時に実行するた
め、バスアービトレーションによるペナルティが無くな
り、メモリアクセスの高速化を図ることができる。

【００１８】また、上記第１、第２の実施例によれば、
ファイル装置１０内の初期プログラムの内容を主処理装
置１を使用して変更することにより、マルチプロセッサ
ボード１３に搭載される複数の従処理装置６が実行する
初期処理の内容を容易に変更することが可能になる。

【００１９】また、上記第１、第２の実施例によれば、
各従処理装置６が初期プログラムを格納した読み出し専
用の不揮発性メモリを持つ必要がないマルチプロセッサ
ボードを提供することができる。

【００２０】

【発明の効果】本発明によれば、従処理装置からアクセ
ス可能な共有メモリに従処理装置用の初期プログラムを
ロードし、従処理装置は共有メモリから初期プログラム
をリードして実行することにより、従来各処理装置が備
えていた不揮発性の初期プログラム用読み出し専用メモ
リを持つ必要がなくなるため、安価で、小型化したマル
チプロセッサボードの立ち上げ方法を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すシステム構成図。

【図２】図１に示すマルチプロセッサボードの詳細を示
すブロック図。

【図３】本発明の第２の実施例を示すブロック図。

【符号の説明】

１…主処理装置、２…システムバス制御装置、３…主記
憶装置、４…バスコントローラ、５…共有メモリ、６…
従処理装置（ＳＰ）、７…メモリ、８…表示制御装置、
９…ディスプレイ、１０…ディスク装置、１１…システ
ムバス、１２…内部バス、１３…マルチプロセッサボー
ド、１４…ブートＲＯＭ、２１…バスアービトレーショ
ン機能部、２２…メモリ制御部、２３…リセット制御
部、２４…ＳＰ有効フラグ、３１…同期バス、３２…バ
ス権要求信号（ＲＥＱ）、３３…バス権許可信号（ＧＮ
Ｔ）、３４…クロックドライバ、３５…内部バス同期ク
ロック、３６…同期リードモードレジスタ、３７…同期
クロック発生部、３８…同期リードモード信号、３９…
同期リードモードレジスタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 主処理装置とシステムバスと各種プログ
   ラムを蓄積するファイル装置とを少なくとも有するシス
   テムに、前記システムバスを介して接続されたマルチプ
   ロセッサボードであって、かつ、複数の従処理装置と各
   従処理装置毎に設けられた揮発性メモリと前記複数の従
   処理装置のバスアービトレーション制御及び前記複数の
   従処理装置の立ち上げ制御をする制御手段と前記複数の
   従処理装置からアクセス可能な共有の揮発性メモリを備
   えたマルチプロセッサボードにおいて、 前記ファイル装置に格納されている複数の従処理装置に
   共通の初期プログラムを読み出して、前記共有の揮発性
   メモリに格納した後、複数の従処理装置を同時又は順次
   立上げて、共有の揮発性メモリから初期プログラムを読
   み出し、各従処理装置が初期処理を同時又は順次実行す
   ることを特徴とするマルチプロセッサボードの立ち上げ
   方法。