JPH0887481A - マルチプロセッサボードの立ち上げ方法 - Google Patents

マルチプロセッサボードの立ち上げ方法

Info

Publication number
JPH0887481A
JPH0887481A JP6223598A JP22359894A JPH0887481A JP H0887481 A JPH0887481 A JP H0887481A JP 6223598 A JP6223598 A JP 6223598A JP 22359894 A JP22359894 A JP 22359894A JP H0887481 A JPH0887481 A JP H0887481A
Authority
JP
Japan
Prior art keywords
slave
initial program
bus
volatile memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6223598A
Other languages
English (en)
Inventor
Makoto Kise
誠 木瀬
Kazuhisa Ishida
和久 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Chubu Software Ltd
Original Assignee
Hitachi Ltd
Hitachi Chubu Software Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Chubu Software Ltd filed Critical Hitachi Ltd
Priority to JP6223598A priority Critical patent/JPH0887481A/ja
Publication of JPH0887481A publication Critical patent/JPH0887481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】初期プログラムを格納した読み出し専用の不揮
発性メモリを不要とし、かつ前記読み出し専用の不揮発
性メモリの制御論理をなくし、装置の小型化、安価な装
置の供給を可能とするマルチプロセッサボードの立ち上
げ方法を提供すること。 【構成】ファイル装置に格納されている複数の従処理装
置の初期プログラムは、システムの立ち上げ時に複数の
従処理装置からアクセス可能な共有の揮発性メモリに格
納される。各従処理装置は、同時又は順次共有の揮発性
メモリから初期プログラムをリードすることにより初期
処理を行う。これにより、初期プログラムを格納した読
み出し専用の不揮発性メモリを不要とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数台の従処理装置を有
するマルチプロセッサボードの立ち上げ方法に係り、特
に各従処理装置が初期プログラムを格納した読み出し専
用の不揮発性メモリを持つことなく立ち上げ可能にした
マルチプロセッサボードの立ち上げ方法に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータの分野に
おいても、各処理の高速化が望まれてきている。例え
ば、一般オフィスにおいて、パーソナルコンピュータ内
に格納されている書類を閲覧するため、ページめくり
や、画面のスクロール、あるいは1部分のズームアップ
等をストレスなしにスムーズに実行するため、画像処理
用のアクセレレータボードが開発されてきている。これ
らのアクセラレータボードは、1個ないしは複数の従処
理装置と、初期プログラムを格納した読み出し専用メモ
リを1個ないし各従処理装置毎に持ち、処理システムを
立ち上げている。
【0003】初期プログラムを格納した読み出し専用メ
モリを有した方式として、特開平5−242057号公
報に記載のマルチプロセッサシステムの起動方式があ
る。上記公報に開示された発明では、1つの読み出し専
用メモリを用いて、第1のプロセッサを立ち上げ、第1
のプロセッサが使用する揮発性メモリをチェックした
後、ディスク装置から第2のプロセッサ用のブートロー
ダを第1のプロセッサで使用する揮発性メモリにロード
した後、第2のプロセッサの揮発性メモリに転送し、第
2のプロセッサに対しリセット信号を送出する。以降n
台目までのプロセッサに対しても同様の処理を行う。
【0004】また、特開平5−265982号公報に記
載の初期プログラムロード方式においても、同様に、複
数の従処理装置が不揮発性メモリを有し、不揮発性メモ
リ内に初期プログラムがない場合、主処理装置にプログ
ラムのロード要求を出し、転送されたプログラムを不揮
発性メモリに格納する手段を有する方式がとられてい
る。
【0005】
【発明が解決しようとする課題】上記従来技術では、各
従処理装置の初期プログラム格納用に、読み出し専用の
不揮発性メモリを各従処理装置毎に持たせている。しか
し、汎用のマルチプロセッサ装置を構築するためには、
上記不揮発性メモリの他に、揮発性メモリも必要となる
ため、実装領域も必要であり、小型化や、安価なシステ
ムを作成する妨げになるという問題点がある。
【0006】本発明は上記従来技術の問題点に鑑み成さ
れたもので、初期プログラムを格納した読み出し専用の
不揮発性メモリを不要とし、かつ前記読み出し専用の不
揮発性メモリの制御論理をなくし、装置の小型化、安価
な装置の供給を可能とするマルチプロセッサボードの立
ち上げ方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明のマルチプロセッ
サボードの立ち上げ方法は、主処理装置とシステムバス
と各種プログラムを蓄積するファイル装置とを少なくと
も有するシステムに、前記システムバスを介して接続さ
れたマルチプロセッサボードであって、かつ、複数の従
処理装置と各従処理装置毎に設けられた揮発性メモリと
前記複数の従処理装置のバスアービトレーション制御及
び前記複数の従処理装置の立ち上げ制御をする制御手段
と前記複数の従処理装置からアクセス可能な共有の揮発
性メモリを備えたマルチプロセッサボードに適用される
ものであり、特に、前記ファイル装置に格納されている
複数の従処理装置に共通の初期プログラムを読み出し
て、前記共有の揮発性メモリに格納した後、複数の従処
理装置を同時又は順次立上げて、共有の揮発性メモリか
ら初期プログラムを読み出し、各従処理装置が初期処理
を同時又は順次実行することを特徴としている。
【0008】
【作用】本発明によれば、複数の従処理装置の初期プロ
グラムは、複数の従処理装置からアクセス可能な共有の
揮発性メモリに格納される。各従処理装置は、同時又は
順次共有の揮発性メモリから初期プログラムをリードす
ることにより、初期処理を行う。したがって、本発明に
よれば、従来技術において必要としていた初期プログラ
ム用の読み出し専用メモリが必要なくなるため、この読
み出し専用メモリの制御論理も必要なくなり、装置の小
型化と安価な装置の供給が可能となる。
【0009】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
【0010】図1は本発明の第1の実施例を示すブロッ
ク図であり、図2は図1に示すマルチボードプロセッサ
13の具体的構成を示すブロック図である。
【0011】図1において、1は本システムの主処理装
置、2はシステムバス11とシステムの主記憶装置3を
制御するシステムバス制御装置、3は主記憶装置、8は
表示用メモリを含む表示制御装置、9はディスプレイ、
10はディスク装置に代表されるファイル装置、11は
本システムの専用又は汎用のシステムバス(例えばPC
Iバス等)、13はマルチプロセッサボード、14はブ
ートROMをそれぞれ示す。
【0012】マルチプロセッサボード13は、バスコン
トローラ4と共有メモリ(揮発性)5と、複数の従処理
装置6と、各従処理装置6に設けられた複数のメモリ
(揮発性)7と、内部バス12とから構成されている。
ここで、バスコントローラ4は、複数の従処理装置6の
バスアービトレーション及び共有メモリ5の制御及び複
数の従処理装置6のリセット制御を行うものである。ま
た、共有メモリ5は、すべての従処理装置6が共有可能
に構成されている。
【0013】図2は、前記マルチプロセッサボード13
の詳細を示すブロック図である。バスコントローラ4
は、従処理装置6を複数台接続する内部バス12のバス
アービトレーションを司るバスアービトレーション機能
部21と、共有メモリ5を制御するメモリ制御部22
と、前記複数の従処理装置6のリセット制御を行うリセ
ット制御部23と、各従処理装置6の有効/無効を示す
SP(サブプロセッサ)有効フラグ24から構成されて
いる。
【0014】システムのパワーオン時、主処理装置1の
リセットが解除され、ブートROM14から初期プログ
ラムがロードされ、主記憶装置3のクリア処理やシステ
ムバスのテスト等の周辺のイニシャライズが実行され、
その後、ファイル装置10からシステムプログラムがロ
ードされて主記憶装置3に格納される。続いて、上記シ
ステムプログラムに含まれるマルチプロセッサボード用
ドライバソフトウェアにより、ファイル装置10に格納
されている従処理装置6の初期プログラムがマルチプロ
セッサ13内の共有メモリ5にロードされる。
【0015】ロード終了後、前記ドライバソフトウェア
により、リセット制御部23内に各従処理装置6に対応
して設けられた各リセットフラグが全てクリアされる
か、又は1台目の従処理装置6に対応するリセットフラ
グだけがクリアされる。これにより、全ての従処理装置
6又は1台目の従処理装置6は、パワーオンリセット処
理として、パワーオンリセット割り込みベクタアドレス
に設定してある共有メモリ5を、命令フェッチを行うべ
くリードする。その後、従処理装置6は命令を実行し、
初期処理の終了後、当該従処理装置6のSP有効フラグ
(24)を立てて処理を終了する。1台目の従処理装置
6について上記処理が終了した場合には、2台目以降の
従処理装置6について、同様の処理が繰り返して実行さ
れる。また、全ての従処理装置6について上記処理が実
行された場合には、バスアービトレーションが必要とな
り、バスアービトレーション機能部21が動作する。ド
ライバソフトウェアは、全ての従処理装置6の初期処理
に十分な時間経過後、SP有効フラグ24を読んで、使
用可能な従処理装置6の数を判別する。主処理装置1上
で実行されるOSは、前記使用可能な従処理装置6の数
の情報に基づいて、主記憶装置3や表示制御部8やファ
イル装置10の資源割り付けを行う。
【0016】図3は本発明の第2の実施例を示すブロッ
ク図であり、複数の従処理装置6が共有メモリ5からの
リードを同時に行うようにしたものである。前記複数の
従処理装置6とバスコントローラ4は、同期クロック発
生部37とクロックドライバ34から形成・出力される
内部バス同期クロック35で同期化され、互いに同期バ
ス31で接続されている。同期バス31は、アドレス信
号とデータと制御信号を伝送する。各従処理装置6は、
バス権要求信号REQ32とバス権許可信号GNT33
を1対ずつ保持し、さらに、同期リードモード信号38
と同期リードモードレジスタ36を持つ。ファイル装置
10に格納された初期プログラムは、全ての従処理装置
6に共通のプログラムであり、同一動作を行い、よっ
て、各従処理装置6の共有メモリ5へのリード動作は同
一タイミングで発生する。そこで、バスアービトレーシ
ョンを不要にするため、バスコントローラ4内の同期リ
ードモードレジスタ39と1台の従処理装置6の同期リ
ードモードレジスタ36を有効にして、アドレスを出力
する従処理装置6を1台だけ設定する。該1台の従処理
装置6は、リセット解除後パワーオンリセット処理の命
令フェッチを行うため、共有メモリ5へのリードを行
う。該1台の従処理装置6は、共有メモリ5のリードの
ため、バス権要求信号REQ32を出力してバス権許可
信号GNT33を待つ。バス権許可信号GNT33を受
け取ると、該1台の従処理装置6は、同期バス31にア
ドレス信号を出力して、同期バス31のデータ及びデー
タ有効信号を待つ。他の従処理装置6は、該1台の従処
理装置6のアドレス信号出力時には何もせず、同期バス
31のデータとデータ有効信号を待つ。データ有効信号
を受け取ると、全ての従処理装置6は、同期バス31か
らデータを取り込み、初期処理を実行する。
【0017】上記第2の実施例によれば、1台目の従処
理装置6だけがアドレス信号を出力する方式を取り、か
つ全ての従処理装置6が初期処理を同時に実行するた
め、バスアービトレーションによるペナルティが無くな
り、メモリアクセスの高速化を図ることができる。
【0018】また、上記第1、第2の実施例によれば、
ファイル装置10内の初期プログラムの内容を主処理装
置1を使用して変更することにより、マルチプロセッサ
ボード13に搭載される複数の従処理装置6が実行する
初期処理の内容を容易に変更することが可能になる。
【0019】また、上記第1、第2の実施例によれば、
各従処理装置6が初期プログラムを格納した読み出し専
用の不揮発性メモリを持つ必要がないマルチプロセッサ
ボードを提供することができる。
【0020】
【発明の効果】本発明によれば、従処理装置からアクセ
ス可能な共有メモリに従処理装置用の初期プログラムを
ロードし、従処理装置は共有メモリから初期プログラム
をリードして実行することにより、従来各処理装置が備
えていた不揮発性の初期プログラム用読み出し専用メモ
リを持つ必要がなくなるため、安価で、小型化したマル
チプロセッサボードの立ち上げ方法を提供することがで
きる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すシステム構成図。
【図2】図1に示すマルチプロセッサボードの詳細を示
すブロック図。
【図3】本発明の第2の実施例を示すブロック図。
【符号の説明】
1…主処理装置、2…システムバス制御装置、3…主記
憶装置、4…バスコントローラ、5…共有メモリ、6…
従処理装置(SP)、7…メモリ、8…表示制御装置、
9…ディスプレイ、10…ディスク装置、11…システ
ムバス、12…内部バス、13…マルチプロセッサボー
ド、14…ブートROM、21…バスアービトレーショ
ン機能部、22…メモリ制御部、23…リセット制御
部、24…SP有効フラグ、31…同期バス、32…バ
ス権要求信号(REQ)、33…バス権許可信号(GN
T)、34…クロックドライバ、35…内部バス同期ク
ロック、36…同期リードモードレジスタ、37…同期
クロック発生部、38…同期リードモード信号、39…
同期リードモードレジスタ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 主処理装置とシステムバスと各種プログ
    ラムを蓄積するファイル装置とを少なくとも有するシス
    テムに、前記システムバスを介して接続されたマルチプ
    ロセッサボードであって、かつ、複数の従処理装置と各
    従処理装置毎に設けられた揮発性メモリと前記複数の従
    処理装置のバスアービトレーション制御及び前記複数の
    従処理装置の立ち上げ制御をする制御手段と前記複数の
    従処理装置からアクセス可能な共有の揮発性メモリを備
    えたマルチプロセッサボードにおいて、 前記ファイル装置に格納されている複数の従処理装置に
    共通の初期プログラムを読み出して、前記共有の揮発性
    メモリに格納した後、複数の従処理装置を同時又は順次
    立上げて、共有の揮発性メモリから初期プログラムを読
    み出し、各従処理装置が初期処理を同時又は順次実行す
    ることを特徴とするマルチプロセッサボードの立ち上げ
    方法。
JP6223598A 1994-09-19 1994-09-19 マルチプロセッサボードの立ち上げ方法 Pending JPH0887481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6223598A JPH0887481A (ja) 1994-09-19 1994-09-19 マルチプロセッサボードの立ち上げ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6223598A JPH0887481A (ja) 1994-09-19 1994-09-19 マルチプロセッサボードの立ち上げ方法

Publications (1)

Publication Number Publication Date
JPH0887481A true JPH0887481A (ja) 1996-04-02

Family

ID=16800693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6223598A Pending JPH0887481A (ja) 1994-09-19 1994-09-19 マルチプロセッサボードの立ち上げ方法

Country Status (1)

Country Link
JP (1) JPH0887481A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233663B1 (en) 1997-04-02 2001-05-15 Matsushita Electric Industrial Co., Ltd. Memory exclusive control device and method therefor
CN1321388C (zh) * 2003-11-19 2007-06-13 富士通天株式会社 车辆搭载电子控制装置
JP2016519816A (ja) * 2013-03-29 2016-07-07 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. コンピューティングノードにおけるエージェント間でのファームウェアの共有

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233663B1 (en) 1997-04-02 2001-05-15 Matsushita Electric Industrial Co., Ltd. Memory exclusive control device and method therefor
KR100290291B1 (ko) * 1997-04-02 2001-05-15 모리시타 요이찌 메모리배타제어장치및이의방법
CN1321388C (zh) * 2003-11-19 2007-06-13 富士通天株式会社 车辆搭载电子控制装置
US7386714B2 (en) 2003-11-19 2008-06-10 Fujitsu Ten Limited Transmitting data from a single storage unit between multiple processors during booting
JP2016519816A (ja) * 2013-03-29 2016-07-07 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. コンピューティングノードにおけるエージェント間でのファームウェアの共有

Similar Documents

Publication Publication Date Title
US6006319A (en) Coprocessor system for accessing shared memory during unused portion of main processor's instruction cycle where main processor never waits when accessing shared memory
US7062578B2 (en) Flexible processing hardware architecture
US20060190656A1 (en) Flexible processing hardware architecture
JPH05242057A (ja) マルチプロセッサシステムの起動方式
JPH0887481A (ja) マルチプロセッサボードの立ち上げ方法
JPH0916409A (ja) マイクロコンピュータ
JP3514651B2 (ja) リブート制御装置
JP3126006B2 (ja) プログラマブルコントローラ
JPH0855097A (ja) データ処理システム及びそのメモリアクセス方法
JP4791792B2 (ja) デジタルシグナルプロセッサシステムおよびそのブート方法。
JP2011059787A (ja) ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサの立ち上げ方法
JPS63310060A (ja) マルチプロセツサシステム
CN112083965B (zh) 用于管理用不同大小的指令操作的计算单元的方法和设备
JP2001256055A (ja) プログラムダウンロード方式
JP2906958B2 (ja) ユーザプログラムロード方式
JP3168845B2 (ja) ディジタル信号処理装置
JP3139310B2 (ja) ディジタル信号処理装置
JPH09114670A (ja) パワーオン初期化を有する情報処理システム
JP5002238B2 (ja) ディジタルシグナルプロセッサシステム及びディジタルシグナルプロセッサの起動方法
JP3127737B2 (ja) ディジタル信号処理装置
JP3006487B2 (ja) エミュレーション装置
JPS6375869A (ja) プロセツサの初期起動方式
JPH07219918A (ja) 並列計算機のシステム立上げ方式
JPH1139278A (ja) プロセッサおよびメモリアクセス方法
JPH04172551A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A977 Report on retrieval

Effective date: 20060719

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A131 Notification of reasons for refusal

Effective date: 20070220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20071023

Free format text: JAPANESE INTERMEDIATE CODE: A02