JPH0514301B2 - - Google Patents

Info

Publication number
JPH0514301B2
JPH0514301B2 JP61284687A JP28468786A JPH0514301B2 JP H0514301 B2 JPH0514301 B2 JP H0514301B2 JP 61284687 A JP61284687 A JP 61284687A JP 28468786 A JP28468786 A JP 28468786A JP H0514301 B2 JPH0514301 B2 JP H0514301B2
Authority
JP
Japan
Prior art keywords
pipeline
arithmetic
data
vector register
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61284687A
Other languages
English (en)
Other versions
JPS63137364A (ja
Inventor
Hiroaki Atsumi
Shoji Nakatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28468786A priority Critical patent/JPS63137364A/ja
Publication of JPS63137364A publication Critical patent/JPS63137364A/ja
Publication of JPH0514301B2 publication Critical patent/JPH0514301B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 [概要] ロードアクセスパイプラインと演算パイプライ
ンがリンク動作するベクトル処理装置において、
演算パイプラインのデータ読出しがロードアクセ
スパイプラインのデータ書込みを追い越さないこ
とを保証するための演算パイプラインの停止の期
間を最小とするため、本発明ではベクトルレジス
タ上の未演算データ要素を計数する計数手段を各
ロードアクセスパイプラインに備えて制御するよ
うにしたものである。
[産業上の利用分野] 本発明はベクトルレジスタを備えたベクトル処
理装置において、ロードアクセスパイプラインと
演算パイプラインがリンク動作するときの演算パ
イプラインの停止制御に関する。
演算パイプラインは、ベクトルレジスタ上のデ
ータを連続処理するように構成されているが、ア
クセスパイプラインはメモリアクセス競合のため
に、必ずしもデータをベクトルレジスタに連続供
給できるとは限らない。
そのため、両パイプラインがリンク動作する場
合には、アクセスパイプラインのデータ供給の非
連続性により、演算パイプラインのデータ読出し
が、アクセスパイプラインのデータ書込みを追い
越す危険がある。
これを回避するためには、時々演算パイプライ
ンを停止して、両パイプラインの歩調を合せる必
要がある。
ベクトル処理装置の性能向上のため、この停止
期間を短くすることが望まれている。
[従来の技術] 第5図は、従来のベクトル処理装置におけるパ
イプライン制御を示すブロツク図である。
図において、1−1〜1−nはロードアクセス
パイプラインであり、図示されてない記憶装置と
ベクトルレジスタ2との間のデータ転送を行う。
2はベクトルレジスタであり、演算前後および
演算中のデータを保持し、高速アクセスが可能な
レジスタ群である。
3−1〜3−mは演算パイプラインであり、ベ
クトルレジスタ2からデータを読み出しつつ演算
し、結果をベクトルレジスタ2に書き込む。
4−1〜4−nは演算パイプライン停止要求発
生手段、5は演算パイプライン停止信号発生手段
である。
ロードアクセスパイプライン1−1〜1−nに
おいてロード命令実行中であり、ロードデータを
ベクトルレジスタ2に書き込めるときには、ロー
ドデータ書込み予告信号7−1〜7−nが有効に
なる。
ロードアクセスパイプライン1−1〜1−nが
実行中のロード命令の実行完了を待たず、ロード
アクセスパイプライン1−1〜1−nが書込み中
のデータを演算パイプライン3−1〜3−mが使
用するリンク動作モード中のときは、リンク信号
8−1〜8−nはオンとなつている。
演算パイプライン停止要求発生手段4−1〜4
−nでは、ロードデータ書込み予告信号7−1〜
7−nと、リンク信号8−1〜8−nを監視して
おり、リンク信号8−1〜8−nが有効なとき
に、ロードデータ書込み予告信号7−1〜7−n
が無効になると、演算パイプライン停止要求を発
生する。
演算パイプライン停止信号発生手段5では、演
算パイプライン停止要求発生手段4−1〜4−n
の各々の停止要求を監視し、一つでも要求が発生
していれば、演算パイプライン停止信号9を有効
にして、演算パイプライン3−1〜3−mを停止
させる。
また、演算パイプライン停止信号発生手段5に
おいては、停止要求が消滅しても、インタリーブ
されたベクトルレジスタ2を演算パイプライン3
−1〜3−mがアクセスするタイミングになるま
では、演算パイプライン停止信号9を無効にしな
いように制御している。
[発明が解決しようとする問題点] 上記、従来の方式では、演算パイプライン停止
要求発生手段において、停止要求が、「リンク時
にロードデータをベクトルレジスタへ書き込むこ
とができないとき」という条件で発生するため、
ベクトルレジスタ上に未演算データが存在して
も、これを活用することなく、演算パイプライン
を停止させてしまうという問題点が生じていた。
本発明は、このような従来の問題点を解消した
新規なパイプライン制御装置を提供しようとする
ものである。
[問題点を解決するための手段] 第1図は本発明のパイプライン制御方式の原理
ブロツク図を示す。
図において、1はロードアクセスパイプライン
の一つであり、2はベクトルレジスタであり、3
は演算パイプラインの一つである。
6はロードアクセスパイプライン1に対応した
計数手段であり、ロードアクセスパイプライン1
がベクトルレジスタ2に書き込んだデータ要素
で、リンクしている演算パイプライン3が読み出
していないデータ要素数を計数する。
4は演算パイプライン停止要求発生手段であ
り、計数手段6による計数値と他の信号を監視し
て計数がゼロとなる危険が生じたとき演算パイプ
ライン停止要求を出す。
5は演算パイプライン停止信号発生手段であ
り、いずれかの演算パイプライン停止要求発生手
段4から停止要求が発生されたとき、演算パイプ
ライン停止信号を発生して演算パイプラインを停
止させる。
[作用] 本発明のパイプライン制御方式によれば、ロー
ドアクセスパイプラインがベクトルレジスタに書
き込んだデータ要素のうち、リンクする演算パイ
プラインが読み出していないデータ要素数を計数
する計数手段を各ロードアクセスパイプライン毎
に備え、この計数値を使用して演算パイプライン
の停止制御を行うため、各ロードアクセスパイプ
ラインにおいてベクトルレジスタへのデータ書込
みが中断しても、ベクトルレジスタ上に未処理デ
ータが存在する間は、演算パイプライン停止信号
の発生を先送りにし、ベクトルレジスタ上の未処
理データを活用する。
その間に、ロードアクセスパイプラインによる
ベクトルレジスタへの書込みが再開されて、停止
条件が消滅すれば、演算パイプライン停止信号の
発生が中止される。
従つて、演算パイプラインの停止期間を必要最
小限にすることができる。
[実施例] 以下第2図〜第4図に示す実施例により、本発
明をさらに具体的に説明する。
第2図は、本発明の一実施例の構成を示すブロ
ツク図である。
図において、1−1〜1−nはロードアクセス
パイプライン、2はベクトルレジスタ、3−1〜
3−mは演算パイプラインである。
4−1〜4−nは演算パイプライン停止要求発
生回路、5は演算パイプライン停止信号発生回
路、6−1〜6−nはカウンタである。
カウンタ6−1〜6−nは、それぞれ対応する
ロードアクセスパイプライン1−1〜1−nに対
するロード命令の起動によりリセツトされる。
以後、カウンタ6−1〜6−nは、ロードデー
タ書込み予告信号7−1〜7−n、リンク信号8
−1〜8−n、演算パイプライン停止信号9を監
視し、第3図に示す値に従つて各クロツクサイク
ル毎に計数値を更新する。
ただし、更新によりカウンタがオーバフローす
るような場合は、カウンタの値を最大値とするよ
うに制御する。
演算パイプライン停止要求発生回路4−1〜4
−nでは、ロードデータ書込み予告信号7−1〜
7−n、リンク信号8−1〜8−n、およびカウ
ンタ6−1〜6−nの計数値を監視し、リンクし
ている時で、計数が“0”を下回る危険が生じた
とき、クロツクストツプ要求を発生する。
例えば、ロードアクセスパイプラインのスルー
プツトAと演算パイプラインのスループツトBが
共に4で等しい場合には、リンク時には、計数値
が“7“以下でデータ書込み予告が無効という条
件で、演算パイプライン停止要求を発生する。
演算パイプライン停止信号発生回路5では、演
算パイプライン停止要求発生回路4−1〜4−n
からの各要求のうち、いずれか一つでも発生して
いれば、演算パイプライン停止信号9を有効にし
て、演算パイプライン3−1〜3−mを停止させ
る。
この信号は、すべてのクロツクストツプ要求信
号が無効になり、且つ演算パイプライン3−1〜
3−mがベクトルレジスタ2をアクセスするタイ
ミングになるまで保持される。
第4図は、本発明の一実施例の動作例を示すタ
イムチヤートであり、ロードアクセスパイプライ
ン1−1と1−2が共に演算パイプライン3−1
にリンクするときの各パイプラインの動作状況
と、カウンタ6−1および6−2の計数の推移を
示したものである。
図において、ロードアクセスパイプライン1−
1は、時刻Aで起動がかかり、途中、時刻D,G
において各々時間Tだけデータの供給を中断して
ロード動作を完了する。また、ロードアクセスパ
イプライン1−2は、時刻Bで起動がかかり、途
中、時刻Eにおいて時間Tだけデータ供給を中断
してロード動作を完了する。
カウンタ6−1および6−2では、各々のロー
ドアクセスパイプラインが起動されてから演算パ
イプライン3−1が起動される時刻Cまでは、加
算し続けるが、それ以後はロード・演算両パイプ
ラインのスループツトが等しいため、一定の値を
保つ。
時刻Dにおいて、ロードアクセスパイプライン
1−1によるデータの供給が途切れるが、この間
中カウンタ6−1がベクトルレジスタ2上に未処
理データの存在することを示しているので、演算
パイプライン3−1は停止しない。
時刻Eにおいて、ロードアクセスパイプライン
1−2がデータの供給を停止した時点でも、同様
にカウンタ6−2がベクトルレジスタ2上に未処
理データの存在を示すので、演算パイプライン3
−1は停止しない。
しかし、時刻Fにおいて、ベクトルレジスタ2
上の未処理データが設定した最小値より少なくな
ると、演算パイプライン3−1は停止する。
時刻FからT時間後に、演算パイプライン3−
1のアクセスタイミングが一致したとき、カウン
タ6−1および6−2は共にベクトルレジスタ2
上に未処理データの存在することを示しているの
で、演算パイプライン3−1は再び演算を再開す
る。
カウンタ6−1は時刻Fから時間Tの間、ロー
ドアクセスパイプライン1−1によりデータが供
給されるので、その分加算動作を行う。
時刻Gから時間Tの間、ロードアクセスパイプ
ライン1−1がデータ供給を中止したときも、カ
ウンタ6−1はベクトルレジスタ2上に未処理デ
ータの存在を示すので、演算パイプライン3−1
は停止しない。
[発明の効果] 以上説明のように本発明によれば、ロードアク
セスパイプラインによりベクトルレジスタ上に書
き込まれたデータ要素のうち、リンクする演算パ
イプラインより読み出されていないデータ要素数
を考慮して演算パイプラインの停止制御を行うの
で、演算パイプラインを停止する期間は必要最小
限となり、処理速度を向上する効果は極めて大で
ある。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の一実施例の構成を示すブロツク図、第3図
は本発明の一実施例におけるカウンタの計数値を
示す図、第4図は本発明の一実施例の動作例を示
すタイムチヤート、第5図は従来例の構成を示す
ブロツク図である。 図面において、1,1−1〜1−nはロードア
クセスパイプライン、2はベクトルレジスタ、
3,3−1〜3mは演算パイプライン、4,4−
1〜4nは演算パイプライン停止要求発生回路
(手段)、5は演算パイプライン停止信号発生回路
(手段)、6は計数手段、6−1〜6−nはカウン
タ、7−1〜7−nはロードデータ書込み予告信
号、8−1〜8−nはリンク信号、9は演算パイ
プライン停止信号、をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 一つ若しくは複数のバンクに分割されたベク
    トルレジスタ2と、該ベクトルレジスタ2と記憶
    装置との間のデータ転送を行う一つ若しくは複数
    のアクセスパイプライン1と、前記ベクトルレジ
    スタ2からデータを読み出しつつ演算し結果をベ
    クトルレジスタ2に書き込むよう構成した一つ若
    しくは複数の演算パイプライン3とを備え、前記
    アクセスパイプライン1が実行中のロード命令の
    実行完了を待たず該アクセスパイプライン1が書
    込み中のデータを使用する演算命令を開始するリ
    ンク動作が可能なベクトル処理装置におけるパイ
    プライン制御装置において、 前記アクセスパイプライン1が前記ベクトルレ
    ジスタ2に書き込んだデータ要素で且つリンクし
    ている演算パイプライン3が読み出していないデ
    ータ要素の数を、アクセスパイプライン1がロー
    ド命令実行中でありデータをベクトルレジスタ2
    に書き込める状態にあるとき発行するデータ書込
    み予告信号、および演算パイプライン3がリンク
    動作モードであることを示すリンク信号を使用し
    て、計数するアクセスパイプライン1毎に設けら
    れた計数手段6と、 該計数手段6に対応して設けられ該計数手段6
    の計数値が予め設定した最小値以下となり且つ対
    応する前記パイプライン1の前記データ書込み予
    告信号がオフのとき演算パイプライン停止要求を
    出す演算パイプライン停止要求発生手段4と、 該演算パイプライン停止要求発生手段4の出力
    を監視し何れかで演算パイプライン停止要求が発
    生されたとき演算パイプライン停止信号を全ての
    演算パイプライン4に送出する演算パイプライン
    停止信号発生手段5とを備え、 前記計数手段6の計数値と前記データ書込み予
    告信号とリンク信号の状態の判定により演算パイ
    プライン3の停止制御を行うよう構成したことを
    特徴とするパイプライン制御装置。
JP28468786A 1986-11-28 1986-11-28 パイプライン制御装置 Granted JPS63137364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28468786A JPS63137364A (ja) 1986-11-28 1986-11-28 パイプライン制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28468786A JPS63137364A (ja) 1986-11-28 1986-11-28 パイプライン制御装置

Publications (2)

Publication Number Publication Date
JPS63137364A JPS63137364A (ja) 1988-06-09
JPH0514301B2 true JPH0514301B2 (ja) 1993-02-24

Family

ID=17681678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28468786A Granted JPS63137364A (ja) 1986-11-28 1986-11-28 パイプライン制御装置

Country Status (1)

Country Link
JP (1) JPS63137364A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145359A (ja) * 1984-08-10 1986-03-05 Fujitsu Ltd 情報処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145359A (ja) * 1984-08-10 1986-03-05 Fujitsu Ltd 情報処理装置

Also Published As

Publication number Publication date
JPS63137364A (ja) 1988-06-09

Similar Documents

Publication Publication Date Title
US7590774B2 (en) Method and system for efficient context swapping
JPH0530112A (ja) デイジタル信号処理システムの制御方法
JPH0514301B2 (ja)
JPH02306361A (ja) マイクロプロセッサ
US5931930A (en) Processor that indicates system bus ownership in an upgradable multiprocessor computer system
JP2679440B2 (ja) 情報処理装置
JPH03656B2 (ja)
JP3151832B2 (ja) Dmaコントローラ
JP3102380B2 (ja) オンライン制御記憶交換装置
JPH01106158A (ja) プロセツサ間のデータ通信制御方式
JP2001014214A (ja) メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備
JPS6221130B2 (ja)
JPS60159958A (ja) デ−タ転送制御回路
JP2847729B2 (ja) 情報処理装置
JPH02112054A (ja) データ処理装置
JPH03188547A (ja) データ転送制御装置
JPH05128279A (ja) ワンチツプマイクロコンピユータ
JPH06124242A (ja) 二重化共有メモリ等価性保証方式
JP2000285089A (ja) マイクロプロセッサ及びデータの共有方式
JPS60243770A (ja) パイプライン制御回路
JPS626329A (ja) デ−タ転送回路
JPH02252047A (ja) マイクロプロセッサ
JPH01261763A (ja) Dma転送制御装置
JPH0321941B2 (ja)
JPS60142748A (ja) 演算処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees