JPH09212371A - レジスタ退避及び復元システム - Google Patents

レジスタ退避及び復元システム

Info

Publication number
JPH09212371A
JPH09212371A JP8020338A JP2033896A JPH09212371A JP H09212371 A JPH09212371 A JP H09212371A JP 8020338 A JP8020338 A JP 8020338A JP 2033896 A JP2033896 A JP 2033896A JP H09212371 A JPH09212371 A JP H09212371A
Authority
JP
Japan
Prior art keywords
register
contents
saving
registers
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8020338A
Other languages
English (en)
Inventor
Masakazu Chiba
雅一 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8020338A priority Critical patent/JPH09212371A/ja
Priority to US08/796,057 priority patent/US5974512A/en
Publication of JPH09212371A publication Critical patent/JPH09212371A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/463—Program control block organisation

Abstract

(57)【要約】 （修正有） 【課題】 マルチタスク処理を行うマイクロプロセッサ
において、タスク切替え時におけるレジスタの内容のコ
ンテキスト領域への退避処理に要する時間を極力少なく
して、ＯＳのオーバーヘッドを減少させる。 【解決手段】 複数のレジスタ１００に夫々対応して、
ダーティビット１０４，１０５を設け、レジスタの内容
が変化したときに対応ビットを“１”とし、変化しない
ときは“０”とする。タスク切替えが発生したときに各
レジスタ内容をコンテキスト領域へ退避する場合、各ビ
ットを参照して、“０”であれば、退避命令を実行しな
い。すなわち、レジスタの内容の退避も退避のための格
納アドレスの更新も行わない。よって、それだけ処理時
間が少なくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はレジスタ退避及び復
元システムに関し、特にマルチタスク処理を行うＯＳ
（オペレーティングシステム）を使用したマイクプロセ
ッサにおけるタスク切替え時レジスタ内容の退避／復元
処理の制御を行うレジスタ退避及び復元システムに関す
るものである。
【０００２】
【従来の技術】現在、マイクロプロセッサを効率良く使
用するために、マルチプログラミングの方式が用いられ
ている。マルチプログラミング方式では、プログラムを
実行単位であるタスクに分割し、ＯＳが種々の状況に応
じてタスクを選択し、ＣＰＵの実行権を割り当ててい
る。ＯＳがあるタスクにＣＰＵの実行権を割り当てる際
には、現在ＣＰＵが使用しているタスクのコンテキスト
をメモリ上の格納領域に退避し、割り当てるタスクのコ
ンテキスト領域からコンテキストを復元する。この時の
動作を図６，７を参照しながら説明する。
【０００３】図６はＣＰＵのレジスタの例を示したもの
である。このＣＰＵは３２ビット長のレジスタを３２本
持つものである。また、ＣＰＵはこれ等のレジスタの退
避及び復元を命令で実行するものとする。
【０００４】図７はＣＰＵの実行権を移す際のフローを
示したものである。今、タスクは簡単のためにタスクＡ
とタスクＢの２つとする。初めはタスクＡにＣＰＵの実
行権があり、タスクＡからタスクＢにＣＰＵの実行権が
移るものとする。また、タスクのコンテキストを図６に
示したレジスタとし、コンテキストの格納領域はタスク
コントロールブロック内に確保されているものとする。
【０００５】ＣＰＵの実行権を切り換えるために（ステ
ップ７０１）、ＯＳはタスクＡのタスクコントロールブ
ロックアドレスを得る（ステップ７０２）。この時ＯＳ
はこのタスクコントロールブロック内にタスクＡのコン
テキストを格納するために、レジスタの退避命令を実行
する。この命令によってＣＰＵは３２本のレジスタの内
容をレジスタＲ０から順にレジスタＲ３１まで全てを退
避せしめてメモリ上の退避領域に格納する（ステップ７
０３）。
【０００６】次に、メモリ上の他の領域における実行待
ちの行列の先頭から、タスクＢのタスクコントロールブ
ロックアドレスを得る（ステップ７０４）。ＯＳはこの
タスクコントロールブロック内のタスクＢのコンテキス
トをＣＰＵのレジスタに格納するために、レジスタの復
帰命令を実行する。この命令によってＣＰＵはタスクコ
ントロールブロック内に格納してあるデータをレジスタ
Ｒ０からＲ３１に格納する（ステップ７０５）。この様
にして、ＯＳはタスクＡからタスクＢにＣＰＵのコンテ
キストを入れ替える。
【０００７】別の従来例を説明する。この例は特開平４
−２１１８３７号公報に開示のものであり、この従来例
では、前述の従来例同様に、ＯＳはレジスタの内容を退
避させるための退避命令を実行する。ＣＰＵはレジスタ
Ｒ０から順に退避格納するが、この際各レジスタに対応
して予め設けられているモディファイビットの状態を参
照する。
【０００８】モディファイビットとは実行中のタスク内
でレジスタの内容に変更があった場合に［１］がセット
されるビットのことである。
【０００９】先ず、ＣＰＵはレジスタＲ０に対応したモ
ディファイビットをチェックする。この場合、モディフ
ァイビットが［１］であったとする。よって、このレジ
スタＲ０の内容は変更されているので、ＣＰＵはレジス
タＲ０の内容をコンテキスト格納領域に退避格納し、次
のレジスタＲ１のための格納アドレスを更新する。
【００１０】次に、レジスタＲ１のモディファイビット
をチェックする。この場合、レジスタＲ１のモディファ
イビットが［０］であったとする。よって、このレジス
タＲ１の内容は変更されていないので、レジスタＲ１の
内容は格納せず、格納アドレスのみを更新する。
【００１１】この様に、モディファイビットが［１］の
場合は、ＣＰＵは対応するレジスタの内容をコンテキス
ト格納領域に格納し、格納アドレスを更新し、モディフ
ァイビットが［０］の場合は、ＣＰＵは対応するレジス
タの内容を格納せず、格納アドレスのみを更新する。以
上のように、ＣＰＵはレジスタの退避を行う。
【００１２】次に、ＯＳはタスクＢのタスクコントロー
ルブロックアドレスを得る。ＯＳはタスクコントロール
ブロックに格納してあるタスクＢのコンテキストをＣＰ
Ｕのレジスタに格納するために、レジスタの復元命令を
実行する。
【００１３】この命令によってＣＰＵは、モディファイ
ビットを全て［０］にし、コンテキスト格納領域に格納
してあるデータを全てのレジスタに格納する。この様に
して、ＯＳはタスクＡからタスクＢにコンテキストを入
れ替える。
【００１４】
【発明が解決しようとする課題】マイクロプロセッサは
内部におけるコンテキストの転送を非常に高速に行う。
しかし、マルチタスク処理を行うマイクロプロセッサに
おいては、タスクを入れ替える度にレジスタの内容をメ
モリに退避格納し、次に実行するタスクのコンテキスト
をレジスタに復元する必要がある。
【００１５】その際に、マイクロプロセッサの外部バス
を使用するためにマイクロプロセッサ内部のように高速
にデータ転送が行えない。マイクロプロセッサを使用し
たシステムにおいて、外部アクセスを用いるアクセスが
生じると性能が低下する。
【００１６】また、先の特開平４−２１１８３７号公報
のモディファイビットを用いたレジスタシステムにおい
ても、レジスタの本数分の退避領域への格納アドレスを
更新し、復元の際にはレジスタの本数分コンテキストを
レジスタに戻すために、外部アクセス時間がＯＳの処理
時間内のオーバーヘッドとなってしまう。
【００１７】本発明の目的は、マルチタスクの切替え時
におけるレジスタ内容の退避／復元処理のオーバーヘッ
ドを極力少なくするようにしたレジスタ退避復元システ
ムを提供することである。
【００１８】
【課題を解決するための手段】本発明によるレジスタ退
避システムは、複数のレジスタを有し、これ等レジスタ
の格納内容をメモリ上の退避領域に退避するレジスタ退
避システムであって、前記レジスタの各々に対応して設
けられ対応レジスタの内容が変化したことを示すビット
群と、前記レジスタの内容の退避時に、前記ビット群を
参照してそのビットが内容の変化を示すときは前記退避
領域への格納アドレスの更新を行って対応レジスタの内
容の退避を行い、内容の変化を示さないときは前記格納
アドレスの更新及び対応レジスタの退避を行わないよう
制御する手段とを含むことを特徴としている。
【００１９】そして、前記退避時に、前記ビット群の内
容を全て退避するようにしたことを特徴としている。
【００２０】また、本発明によるレジスタ退避及び復元
システムは、複数のレジスタを有し、これ等レジスタの
格納内容をメモリ上の退避領域に退避し、また退避領域
の退避中の内容を前記レジスタに復元するようにしたレ
ジスタ退避及び復元システムであって、前記レジスタの
各々に対応して設けられ対応レジスタの内容が変化した
ことを示すビット群と、前記レジスタの内容の退避時
に、前記ビット群を参照してそのビットが内容の変化を
示すときは前記退避領域への格納アドレスの更新を行っ
て対応レジスタの内容の退避を行い、内容の変化を示さ
ないときは前記格納アドレスの更新及び対応レジスタの
退避を行わないよう制御する手段と、前記退避時に前記
ビット群の内容を全て退避するよう制御する手段と、前
記退避領域の退避内容の前記レジスタへの復元時に、前
記退避中のビッド群を参照してそのビットが内容の変化
を示すときは前記退避領域から読出すべき復元アドレス
の更新を行って対応復元データの対応レジスタへの復元
を行い、内容の変化を示さないときは前記復元アドレス
の更新及び対応レジスタへの復元を行わないよう制御す
る手段とを含むことを特徴としている。
【００２１】そして、前記復元の終了に応答して、前記
レジスタの各々に対応して設けられたビット群を全てク
リアするようにしたことを特徴としている。
【００２２】このビット群クリア処理をなす代わりに、
前記退避中のビッド群の参照に際して、前記退避中のビ
ット群の内容を順次ビットシフトしつつシフトアウトし
たビットの内容を参照し、前記ビット群の内容が全てク
リア状態になった時に前記復元処理を終了するようにし
たことを特徴としている。
【００２３】
【発明の実施の形態】本発明の作用について述べる。レ
ジスタの内容に変化がない場合には、退避や復元の必要
もないために、変化のあったレジスタの内容のみを退避
や復元処理すると共に、その時のみメモリ上の退避領域
への退避格納アドレスの更新や復元アドレスの更新を行
うことで、ＯＳのオーバーヘッドを極力少なくすること
が可能となる。
【００２４】本発明の実施例を図面を参照しながら説明
する。
【００２５】図１は本発明の一実施例に用いるレジスタ
システム構成を示したものである。図で使用しているレ
ジスタシステム１００は、一つのレジスタが３２ビット
構成であり、３２本で構成されている。
【００２６】また、一般使用を目的とした３２本のレジ
スタとは別に、各レジスタの変化を示す３２個のダーテ
ィビットを並べたダーティビット群レジスタ１０３を有
する。このダーティビットは、例えば、レジスタＲ０や
Ｒ１に対して夫々ダーティビット１０４や１０５という
ように、各レジスタに対して１対１に用意される。
【００２７】そして、タスクＡを実行中にレジスタＲ０
の内容を変更した場合、レジスタＲ０に対応するダーテ
ィビット１０４が［１］にセットされる。また、タスク
Ａの最中にレジスタＲ０の内容が変化しなかった場合、
ダーティビット１０４の［０］の値は変化しない。同様
に、全てのダーティビットの値がタスクＡの実行中に決
定される。
【００２８】タスクＡからタスクＢに変更する際、コン
テキストを入れ替える必要があるが、ＯＳは図２に示す
退避格納アルゴリズムに従ってレジスタの内容を退避す
る退避命令を実行することでこれを行う（ステップ３０
１）。ＣＰＵはレジスタＲ０の内容から順に退避格納す
るが、この際に各レジスタに対応したダーティビットを
参照する。先ず、ＣＰＵはレジスタＲ０に対応したダー
ティビットをチェックする（ステップ３０２，３０
３）。
【００２９】この例では、ダーティビット１０４の値を
［１］、ダーティビット１０５の値を［０］とする。よ
ってＣＰＵはレジスタＲ０の内容をコンテキスト格納領
域に格納し（ステップ３０５）、格納アドレスを更新す
る（ステップ３０６）。
【００３０】次に、ＣＰＵはレジスタＲ１のダーティビ
ットをチェックする。レジスタＲ１のダーティビットは
［０］である。よってレジスタＲ１の内容は格納せず、
格納アドレスも更新しない。
【００３１】以上のようにレジスタＲ３１までの処理を
繰り返し（ステップ３０７，３０８）、ＣＰＵはレジス
タの退避を行う。レジスタＲ３１の処理の後、ダーティ
ビット群のレジスタ１０３の内容もコンテキスト格納領
域に格納し（ステップ３０９）、格納アドレスを更新す
る（ステップ３１０）。
【００３２】次にＯＳは、タスクＢのタスクコントロー
ルブロックアドレスを得る。この時、タスクＢのコンテ
キスト格納領域の内容は図３に示す如くであるとする。
ＯＳはタスクコントロールブロックに格納してあるタス
クＢのコンテキスト２００をＣＰＵのレジスタに格納す
るために、レジスタの復元命令を実行する。この命令に
よってＣＰＵは、先ずコンテキスト格納領域に格納して
あるタスクＢのダーティビット群のレジスタ（図１の１
０３）に格納する。
【００３３】つまりこのレジスタ２０３は、タスクＢの
コンテキストの内、コンテキスト格納領域から復元すべ
きコンテキスト内容を示している。
【００３４】タスクＢからの他のタスクに切り替わると
きに、コンテキスト格納領域に退避格納した値が図３に
示す如くなっているわけであり、つまりタスクＢの最中
に変化のなかったレジスタに関しては対応するダーティ
ビットが［０］となり、格納の際に格納アドレスを更新
していないために、ダーティビットが［１］の値のレジ
スタの内容のみが格納されていることになる。
【００３５】図３では、レジスタのＲ０，Ｒ２の各内容
が格納されていて、それに対応するダーティビット２０
４，２０６は夫々［１］になっている。また、レジスタ
Ｒ１の内容は格納されておらず、よってそれに対応する
ダーティビット２０５は［０］になっている。
【００３６】この様に本発明の実施例では、タスク実行
中に変更のあったコンテキストのみをコンテキスト格納
領域に退避格納している。
【００３７】次に復元命令によって、タスクのコンテキ
ストが入れ替わる様子を図４の復元アルゴリズムに従っ
て説明する。ＣＰＵが復元命令を実行すると（ステップ
４０１）、先ず、コンテキスト格納領域に格納された３
２ビットのダーティビット群２０３をＣＰＵ内のダーテ
ィビット用の３２ビットのダーティビットレジスタ１０
３に格納する（ステップ４０２）。
【００３８】次に、ＣＰＵはコンテキスト格納領域から
３２ビットずつレジスタの内容を読出し格納するが、そ
の際は先に格納したダーティビットレジスタ１０３の内
容を参照し（ステップ４０３，４０４）、ダーティビッ
トが［１］になっているレジスタのみに格納を行い（ス
テップ４０５，４０６）、復元アドレスを更新する（ス
テップ４０７）。全てのダーティビットのチェックが終
了すると（ステップ４０８，４０９）、ダーティビット
群１０３を全て［０］クリアする（ステップ４１０）。
【００３９】この様にしてＯＳは、タスクのコンテキス
トを入れ替える（ステップ４１１）。
【００４０】次に、図５を用いて本発明の他の実施例を
説明する。尚、図５において、図４と同等ステップは同
一符号を付してその説明を省略する。
【００４１】先の実施例である図４に示した復元アルゴ
リズムでは、タスクのコンテキストをコンテキスト格納
領域から復元する際は、ダーティビットレジスタの内容
を基に各レジスタにコンテキストを格納し、その後全て
のダーティビットをチェックする際に、ダーティビット
レジスタ（図１の１０３）の内容を１ビットずつ左にシ
フトし（ステップ５０３）、キャリーアウトした値をチ
ェックするようにする（ステップ５０５）。この時、最
下位ビットには１ビットの左シフトの度に０を右から詰
めていく（ステップ５０４）。
【００４２】また、左シフト動作の直後に毎回ダーティ
ビットレジスタの値が全て［０］になっていないかをチ
ェックする（ステップ５０８）。コンテキストの復元の
最中にダーティビットレジスタの内容が全て［０］にな
ったら、コンテキストの復元命令は終了する。
【００４３】本実施例では、コンテキストを復元する命
令の最後のダーティビットの０クリアが必要ないこと
と、ダーティビットのチェックの順番で最後の［１］を
チェックした後の余分なチェックを省略することができ
る。
【００４４】尚、本発明のより良い理解のために、追加
的に説明を加える。コンテキストの切替えが発生する
と、レジスタ（汎用レジスタ）の内容をメモリ上に退避
するが、この時、メモリ上の退避箇所のアドレスが必要
となる。従来においては、ストア命令等を用いてメモリ
上の退避領域へ格納して行くが、その際のアドレスはソ
フトウェア上で更新しながら行われる。
【００４５】つまり、上述した３２本のレジスタが存在
するようなハードウェアの場合、３２回のアドレス更新
を行うストア命令を実行して退避が行われることにな
る。
【００４６】しかし、本発明では、メモリ上の格納場所
を節約するためにも、内容が変化していないレジスタに
関するストア命令を実行しないようにしたものであり、
よって内容が変化しないレジスタに関しては、退避及び
そのアドレス更新も行わないようにしているのである。
【００４７】
【発明の効果】以上述べた如く、本発明によれば、内容
に変更のあったレジスタのみをコンテキスト格納領域に
格納し、復元する際も変更のあったレジスタの内容のみ
を復元しているために、余計なメモリアクセス、つまり
外部バスのアクセスが必要最小限になり、従って、ＯＳ
の処理時間内のオーバーヘッドを最小に押さえられるた
め、コンテキストの変更によるＯＳ性能のロスを最小限
に押さえることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例におけるレジスタの構成を示す
図である。
【図２】本発明の実施例の退避処理動作を示すフローチ
ャートである。
【図３】本発明の実施例におけるタスクＢのコンテキス
ト格納領域内の内容を示す図である。
【図４】本発明の実施例の復元処理動作の一例を示すフ
ローチャートである。
【図５】本発明の実施例の復元処理動作の他の例を示す
フローチャートである。
【図６】従来例を説明するためのレジスタの構成図であ
る。
【図７】従来のコンテキスト入れ替え処理時の動作を示
すフローチャートである。
【符号の説明】
１００ レジスタ １０３ ダーティビットレジスタ １０４，１０５ ダーティビット ２００ コンテキスト格納領域の内容 ２０３ ダーティビット群の内容 ２０４〜２０６ ダーティビット

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数のレジスタを有し、これ等レジスタ
    の格納内容をメモリ上の退避領域に退避するレジスタ退
    避システムであって、前記レジスタの各々に対応して設
    けられ対応レジスタの内容が変化したことを示すビット
    群と、前記レジスタの内容の退避時に、前記ビット群を
    参照してそのビットが内容の変化を示すときは前記退避
    領域への格納アドレスの更新を行って対応レジスタの内
    容の退避を行い、内容の変化を示さないときは前記格納
    アドレスの更新及び対応レジスタの退避を行わないよう
    制御する手段とを含むことを特徴とするレジスタ退避シ
    ステム。
  2. 【請求項２】 前記退避時に、前記ビット群の内容を全
    て退避するようにしたことを特徴とする請求項１記載の
    レジスタ退避システム。
  3. 【請求項３】 複数のレジスタを有し、これ等レジスタ
    の格納内容をメモリ上の退避領域に退避し、また退避領
    域の退避中の内容を前記レジスタに復元するようにした
    レジスタ退避及び復元システムであって、前記レジスタ
    の各々に対応して設けられ対応レジスタの内容が変化し
    たことを示すビット群と、前記レジスタの内容の退避時
    に、前記ビット群を参照してそのビットが内容の変化を
    示すときは前記退避領域への格納アドレスの更新を行っ
    て対応レジスタの内容の退避を行い、内容の変化を示さ
    ないときは前記格納アドレスの更新及び対応レジスタの
    退避を行わないよう制御する手段と、前記退避時に前記
    ビット群の内容を全て退避するよう制御する手段と、前
    記退避領域の退避内容の前記レジスタへの復元時に、前
    記退避中のビッド群を参照してそのビットが内容の変化
    を示すときは前記退避領域から読出すべき復元アドレス
    の更新を行って対応復元データの対応レジスタへの復元
    を行い、内容の変化を示さないときは前記復元アドレス
    の更新及び対応レジスタへの復元を行わないよう制御す
    る手段とを含むことを特徴とするレジスタ退避及び復元
    システム。
  4. 【請求項４】 前記復元の終了に応答して前記レジスタ
    の各々に対応して設けられたビット群を全てクリアする
    ようにしたことを特徴とする請求項３記載のレジスタ退
    避及び復元システム。
  5. 【請求項５】 前記退避中のビッド群の参照に際して、
    前記退避中のビット群の内容を順次ビットシフトしつつ
    シフトアウトしたビットの内容を参照するようにしたこ
    とを特徴とする請求項３記載のレジスタ退避及び復元シ
    ステム。
  6. 【請求項６】 前記ビット群の内容が全てクリア状態に
    なった時に前記復元処理を終了するようにしたことを特
    徴とする請求項５記載のレジスタ退避及び復元システ
    ム。
JP8020338A 1996-02-07 1996-02-07 レジスタ退避及び復元システム Pending JPH09212371A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8020338A JPH09212371A (ja) 1996-02-07 1996-02-07 レジスタ退避及び復元システム
US08/796,057 US5974512A (en) 1996-02-07 1997-02-07 System for saving and restoring contents of a plurality of registers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8020338A JPH09212371A (ja) 1996-02-07 1996-02-07 レジスタ退避及び復元システム

Publications (1)

Publication Number Publication Date
JPH09212371A true JPH09212371A (ja) 1997-08-15

Family

ID=12024361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8020338A Pending JPH09212371A (ja) 1996-02-07 1996-02-07 レジスタ退避及び復元システム

Country Status (2)

Country Link
US (1) US5974512A (ja)
JP (1) JPH09212371A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233508A (ja) * 2002-01-04 2003-08-22 Microsoft Corp コンピューティングシステム中のコプロセッサの計算リソースを制御するための方法およびコンピューティング装置
WO2004063925A1 (ja) 2003-01-09 2004-07-29 Japan Science And Technology Agency コンテキスト切り替え方法・装置・プログラム・記憶媒体、中央演算装置
US7412590B2 (en) 2004-09-21 2008-08-12 Sanyo Electric Co., Ltd. Information processing apparatus and context switching method
JP2015534188A (ja) * 2012-09-28 2015-11-26 インテル・コーポレーション ユーザレベルのスレッディングのために即時のコンテキスト切り替えを可能とする新規の命令および高度に効率的なマイクロアーキテクチャ

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408325B1 (en) * 1998-05-06 2002-06-18 Sun Microsystems, Inc. Context switching technique for processors with large register files
GB2369693B (en) * 2000-11-29 2002-10-16 Sun Microsystems Inc Protection for memory modification tracking
US20030088761A1 (en) * 2001-11-02 2003-05-08 Paver Nigel C. Register context usage indicator
US20030177342A1 (en) * 2002-03-15 2003-09-18 Hitachi Semiconductor (America) Inc. Processor with register dirty bits and special save multiple/return instructions
US7130997B2 (en) * 2003-05-29 2006-10-31 International Business Machines Corporation Method of registering a portion of RAM with firmware to preserve the portion during reboot
EP1622009A1 (en) * 2004-07-27 2006-02-01 Texas Instruments Incorporated JSM architecture and systems
US8171268B2 (en) * 2005-09-19 2012-05-01 Intel Corporation Technique for context state management to reduce save and restore operations between a memory and a processor using in-use vectors
US8407715B2 (en) * 2007-04-30 2013-03-26 National Tsing Hua University Live range sensitive context switch procedure comprising a plurality of register sets associated with usage frequencies and live set information of tasks
US8762692B2 (en) * 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode
CN103890713B (zh) * 2011-10-01 2018-08-24 英特尔公司 用于管理处理系统内的寄存器信息的装置及方法
US9898330B2 (en) * 2013-11-11 2018-02-20 Intel Corporation Compacted context state management
US9817664B2 (en) 2015-02-19 2017-11-14 Apple Inc. Register caching techniques for thread switches
US10740108B2 (en) 2017-04-18 2020-08-11 International Business Machines Corporation Management of store queue based on restoration operation
US10963261B2 (en) 2017-04-18 2021-03-30 International Business Machines Corporation Sharing snapshots across save requests
US10540184B2 (en) 2017-04-18 2020-01-21 International Business Machines Corporation Coalescing store instructions for restoration
US10782979B2 (en) * 2017-04-18 2020-09-22 International Business Machines Corporation Restoring saved architected registers and suppressing verification of registers to be restored
US10564977B2 (en) 2017-04-18 2020-02-18 International Business Machines Corporation Selective register allocation
US10552164B2 (en) * 2017-04-18 2020-02-04 International Business Machines Corporation Sharing snapshots between restoration and recovery
US10572265B2 (en) 2017-04-18 2020-02-25 International Business Machines Corporation Selecting register restoration or register reloading
US10545766B2 (en) 2017-04-18 2020-01-28 International Business Machines Corporation Register restoration using transactional memory register snapshots
US10489382B2 (en) 2017-04-18 2019-11-26 International Business Machines Corporation Register restoration invalidation based on a context switch
US10649785B2 (en) 2017-04-18 2020-05-12 International Business Machines Corporation Tracking changes to memory via check and recovery
US11010192B2 (en) * 2017-04-18 2021-05-18 International Business Machines Corporation Register restoration using recovery buffers
US10838733B2 (en) 2017-04-18 2020-11-17 International Business Machines Corporation Register context restoration based on rename register recovery
US10403351B1 (en) * 2018-02-22 2019-09-03 Advanced Micro Devices, Inc. Save and restore scoreboard

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099234A (en) * 1976-11-15 1978-07-04 Honeywell Information Systems Inc. Input/output processing system utilizing locked processors
JPH04211837A (ja) * 1990-03-28 1992-08-03 Nec Corp レジスタ退避方式
US5680570A (en) * 1991-06-12 1997-10-21 Quantum Corporation Memory system with dynamically allocatable non-volatile storage capability
US5689732A (en) * 1994-06-21 1997-11-18 Sony Corporation Apparatus for recording and reproducing data having a single recording and reproducing unit and a plurality of detachable interfaces for connecting to different types of computer ports
US5682517A (en) * 1994-06-21 1997-10-28 Pitney Bowes Inc. Method of transferring data to a memory medium in a mailing machine
US5680640A (en) * 1995-09-01 1997-10-21 Emc Corporation System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233508A (ja) * 2002-01-04 2003-08-22 Microsoft Corp コンピューティングシステム中のコプロセッサの計算リソースを制御するための方法およびコンピューティング装置
WO2004063925A1 (ja) 2003-01-09 2004-07-29 Japan Science And Technology Agency コンテキスト切り替え方法・装置・プログラム・記憶媒体、中央演算装置
US8020169B2 (en) 2003-01-09 2011-09-13 Japan Science And Technology Agency Context switching system having context cache and a register file for the save and restore context operation
US7412590B2 (en) 2004-09-21 2008-08-12 Sanyo Electric Co., Ltd. Information processing apparatus and context switching method
JP2015534188A (ja) * 2012-09-28 2015-11-26 インテル・コーポレーション ユーザレベルのスレッディングのために即時のコンテキスト切り替えを可能とする新規の命令および高度に効率的なマイクロアーキテクチャ

Also Published As

Publication number Publication date
US5974512A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
JPH09212371A (ja) レジスタ退避及び復元システム
JPH0353328A (ja) レジスタ退避回復方法ならびに処理装置
JPS63156236A (ja) レジスタ装置
US5928356A (en) Method and apparatus for selectively controlling groups of registers
JPS62221732A (ja) 情報処理装置
JPH1011301A (ja) マルチタスク処理装置及びマルチタスク処理制御方法
JP2003058381A (ja) プログラムによる例外処理設定を可能にしたプロセッサ
JPH1083349A (ja) キャッシュ・メモリ・バンク制御装置
EP0953905B1 (en) Method and apparatus for switching tasks
JPS62151940A (ja) レジスタ退避／復帰方式
JPH1139171A (ja) マルチタスク処理装置、マルチタスク処理制御方法及び制御プログラム記憶媒体
JPH11167494A (ja) 演算処理装置、及び演算処理装置のレジスタ管理方法
JPH044630B2 (ja)
JP3278624B2 (ja) ベクトル処理装置及び最大ベクトル長制御方法
JPH0333954A (ja) 情報処理装置
JPH04211837A (ja) レジスタ退避方式
JPH0497433A (ja) ベクトル計算機
JPH04293159A (ja) ベクトルデータ処理装置
JP2639988B2 (ja) データ駆動型データ処理装置
JPH03280132A (ja) 中央処理装置
JP2799528B2 (ja) マルチプロセッサシステム
JPH03182945A (ja) 主記憶内データ転送方式
JPH05143331A (ja) 仮想記憶制御における命令中断情報制御方式
JP2001084151A (ja) 中央処理装置
JPH08166887A (ja) 割込み処理からの復帰方法