CN103890713B - 用于管理处理系统内的寄存器信息的装置及方法 - Google Patents

用于管理处理系统内的寄存器信息的装置及方法 Download PDF

Info

Publication number
CN103890713B
CN103890713B CN201180074443.XA CN201180074443A CN103890713B CN 103890713 B CN103890713 B CN 103890713B CN 201180074443 A CN201180074443 A CN 201180074443A CN 103890713 B CN103890713 B CN 103890713B
Authority
CN
China
Prior art keywords
setting
register
group
value
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180074443.XA
Other languages
English (en)
Other versions
CN103890713A (zh
Inventor
B·范宁
A·K·萨巴瓦拉普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103890713A publication Critical patent/CN103890713A/zh
Application granted granted Critical
Publication of CN103890713B publication Critical patent/CN103890713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating
    • G06F9/44505Configuring for program initiating, e.g. using registry, configuration files
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)

Abstract

在电子系统内的调试操作或检测到故障或功率状态转变的过程中,基于存储在管理寄存器和/或基于生成复位信号来控制配置寄存器中的设置。管理寄存器可为每个配置寄存器分配单个比特,并且基于该比特的值来控制加载到配置寄存器中的设置。另外或可替代地,可在该复位信号采取指示要存储默认设置的值时控制配置寄存器中的设置。

Description

用于管理处理系统内的寄存器信息的装置及方法
技术领域
在此描述的一个或多个实施例涉及处理系统控制。
背景技术
在处理系统的操作期间的特定时刻,发生有必要执行断电过程或其他形式的状态转变的事件。恢复和/或重新激活系统需要时间,并且经常要花费不必要的处理开销。而且,在状态转变或断电期间,信息经常冗余地存储,这致使系统操作低效。
附图说明
图1示出用于电子系统的控制器的一个实施例。
图2示出用于控制用于一个或多个第一(配置)寄存器的设置信息的存储的第二(管理)寄存器。
图3示出用于控制电子系统的方法的一个实施例。
图4示出用于电子系统的控制器的另一个实施例。
图5示出用于控制用于多组第一(配置)寄存器的设置信息的存储的第二(管理)寄存器。
图6示出用于控制系统的方法的另一个实施例。
图7示出用于控制配置寄存器的设置的装置。
图8示出可在图7的装置中使用的反相器。
具体实施方式
图1示出用于电子系统的控制器1,该电子系统可是多种便携式或固定系统中的任意一种。便携式系统的示例包括移动终端,如智能电话、pad或pod型设备、媒体播放器、膝上型计算机或笔记本计算机、照相机、互联网终端、无线路由器或中枢、便携式硬盘驱动器,仅列出一些。固定系统的示例包括台式计算机、电视机和监视器、以及视频播放器。
控制器包括处理器10、一个或多个第一寄存器20、第二寄存器30、第一存储器40、以及第二存储器50。
处理器10基于操作系统和/或存储在存储器中的其他控制软件控制各种操作。有待执行的操作依赖于例如系统的功能性。根据一个实施例,控制处理器可是中央处理单元(CPU)。在其他实施例中,处理器可以是指控制系统的不同操作的多个控制电路或软件模块。在一种应用中,处理器包括在片上系统(SOC)中用于控制基本输入/输出系统、存储器功能、算术-逻辑功能、和/或支持系统的操作所必需的其他功能。SOC控制处理器的一个示例是英特尔的8051或ARM处理器,其中ARM表示高级精简指令集计算机机器。
每个第一寄存器20可存储用于控制相关联功能的执行的设置或其他信息。功能可涉及软件程序或模块、电路、外围组件或子系统、或者甚至电子系统的特定平台。示例包括用于系统BIOS、运行应用程序、互联网或其他网络连接或控制功能、更新或其他软件或操作系统功能、媒体播放器、与系统启动控制相关联的程序、或另一种功能、操作、或系统程序的一个或多个设置。
在一个实施例中,第一寄存器可被视为存储上述实体中的任意一个的配置并且因此可被称为配置寄存器。同样,尽管在图1中示出了N个寄存器,在其他实施例中,系统可仅包括一个配置寄存器。同样,在有待更详细地描述的另一实施例中,第一寄存器可被分组为多个集合,并且可在逐集合的基础上而不是逐寄存器的基础上执行存储操作。
第二寄存器30包括用于存储与第一寄存器相对应的信息。根据一个实施例,第二寄存器包括多个比特,用于存储用于第一寄存器中对应寄存器的状态信息。例如,如图2所示,第一比特31存储逻辑值,该逻辑值提供对第一寄存器1的状态的指示,简写为FR1。第二比特32存储逻辑值,该逻辑值提供对第一寄存器2的状态的指示(FR2),并且提供附加比特用于存储用于第一寄存器中剩余寄存器的逻辑值,FR3,…FRN。
在一个实施例中,第二寄存器的每个比特位置中的逻辑值提供对自参考时间点以来是否已经更新过存储在第一寄存器中相应寄存器中的设置的指示。该参考时间点可以是当系统初始上电时的时间、当系统启动或重启时的时间、当调用某个应用以在系统中执行时的时间、当针对特定子系统或平台发起操作时的时间、或另一个时间。
对存储在第一寄存器之一中设置的更新可以采用以下形式:自参考时间以来处理器在该寄存器中存储不同设置。在第一寄存器中存储不同的设置(例如,一个或多个比特值)可指示已经以某种方式改变了相应的功能,例如,在主机系统的操作期间该功能已经被调用以供执行或者已经以其他方式改变。
当已经将新设置写入第一寄存器之一时,处理器可在第二寄存器的相应比特位置处存储预定逻辑值,以便反应状态改变。例如,这种改变可涉及改变写入新设置到第一寄存器中,以便替换默认或初始值。当这种情况发生时,处理器可在第二寄存器的相应比特位置处存储逻辑1值。
当第一寄存器的对应寄存器中的设置尚未被盖写或以其他方式从其初始或默认设置改变时,向第二寄存器中的比特位置分配逻辑0值。以此方式,第二寄存器因此可被认为是配置管理寄存器。在其他实施例中,可将第二寄存器中的不止一个比特分配给第一(配置)寄存器中的不同寄存器,和/或第二(管理)寄存器可包括用于存储具有状态信息的不同类型信息的附加比特或字段。
第一存储器40可为与第一寄存器中的对应寄存器相对应的功能存储初始设置或默认值。第一存储器可耦合到处理器或直接耦合到第一寄存器,以便允许在功率上升、启动或在后续时刻或条件下复位第一寄存器。
第二存储器50可存储用于与第二寄存器中的逻辑1值相对应的第一寄存器的经改变或经盖写的设置。在一个实施例中,第二存储器仅存储用于已经改变或盖写的第一寄存器的设置。其他寄存器(即,保留其初始或默认值的寄存器)中的设置未存储在第二存储器中。通过仅存储用于自参考时间以来已经写入新值的第一寄存器的设置信息,可显著地减少有待存储在第二寄存器中的数据量。
图3示出用于控制电子系统的方法的一个实施例中包括的操作。该系统可是参照图1所描述的系统或另一个系统,并且第一和第二寄存器可是上述寄存器。可在已经在该系统中执行若干个初步操作之后执行该方法。
这些初步操作可包括上电或启动过程。在上电或启动时,默认设置存储在第一(配置)寄存器中用于该系统的相应功能(框310)。根据一个实施例,这些默认设置是用于有待在加电或在执行了另一个BIOS或操作系统功能之后执行的相应系统功能的初始设置。在其他实施例中,默认设置可以是由制造商和/或用户预编程到系统中的设置,为了在某个系统事件发生时激活、去激活、或以其他方式控制相应功能的目的。
在加电后,基于操作系统、BIOS、或其他控制软件和/或基于由用户执行的各种操作以正常方式控制系统。在操作期间,可执行与第一寄存器相对应的一个或多个功能中的状态。这可涉及例如用户发起应用或其他程序的执行。另外或可替代地,可基于网络连接或其他类型的网络活动、由处理器执行控制功能、通信功能、数据传递功能或更新(仅列举一些)来改变系统功能的状态。
当功能的状态改变时(例如,从其加电状态改变),用于该功能的相应设置可改变。因此,另一个操作可涉及使处理器在与该功能相对应的第一寄存器中存储经改变的设置(框320)。在这个设置已经改变之后,处理器可改变存储在与经改变的第一寄存器设置的功能相对应的第二(管理)寄存器的比特位置处的初始值(框330)。初始值可以是逻辑0值,并且经改变的值可是逻辑1,表明与第一寄存器相对应的功能的状态已经改变。
接下来,由处理器检测事件(框340)。该事件可是系统的功率状态的中断、错误或故障、恢复/还原、或改变。在后一种情况中,功率状态改变可反映系统从全功率状态改变到低功率状态(例如实施以便节省电池功率或用于屏保目的)。一个特定示例包括检测低延时状态转变。
当这种事件发生时,例如,操作系统软件可引导处理器将这些设置存储在第一寄存器中,以便允许系统恢复或还原到给定的功率或操作状态。根据一个实施例,仅仅是在初始参考时间之后改变的第一寄存器中的设置被存储在存储器中。这个初始参考时间可以是系统上电、重启、或当已经在系统中执行某个应用或控制操作时的时间、或者上一次执行系统恢复或还原操作的时间。
为了实施这些特征,因此,接下来的操作涉及检测包含自参考时间以来改变的设置的一个或多个第一寄存器(框350)。基于存储在第二(管理)寄存器的比特位置处的状态值来执行这个操作。
更具体地,处理器确定哪些比特位置具有逻辑1值并且然后识别第一寄存器中的哪些寄存器与这些比特位置相对应。
然后,仅将存储在具有相应的逻辑1值的第一寄存器中的设置(或其他信息)存储在存储器中(框360)。这个存储器可是例如图1中的第二存储器。自参考时间以来未改变的第一寄存器中的设置未存储在存储器中。这是因为存储在这些第一寄存器中的设置是已经存储在系统(例如,图1中的第一存储器40)中的默认设置。(在其他实施例中,可用同一物理存储器中的不同存储区域代替第一和第二存储器40和50。)
将这些设置存储在未改变的第一寄存器中将致使系统冗余地存储用于与未改变的第一寄存器相对应的功能的那些设置。代替存储这些设置,第二寄存器存储逻辑0的状态值,以便引导处理器的后续操作。
在已经存储了经改变的设置之后,系统根据所检测到的事件类型进入到不同的模式操作(框370)。例如,如果该事件涉及向低功率状态的转变,则提供给系统电路的功率减少到维持该状态下的操作。如果该事件是检测到故障或错误,则处理器可执行例程以便尝试纠正该错误或故障。这可能涉及或可能不涉及系统掉电。在这个时间期间,第二寄存器中的状态值保留,但是第一寄存器中的值可被清空或保留。
在执行了框370中的操作之后,执行恢复或还原操作和/或处理器致使系统恢复之前的或另一种操作模式。例如,如果该事件涉及将系统转变到低功率状态,处理器可将系统的操作改变回高功率状态。或者,如果检测到系统错误或故障,处理器可尝试将系统改变回就在该错误或故障之前存在的操作状态。因此,例如,如果一个或多个应用在这个时间运行,系统可尝试自动地重新启动这些应用。
为了实施这种控制水平,处理器可致使处理器还原第一寄存器中的设置(框380)。基于存储在第二寄存器中的状态值还原这些设置。这可涉及处理器逐比特地检查第二寄存器中的状态值。处理器将默认设置从第一存储器存储到在第二寄存器中的相应比特位置具有逻辑0状态值的第一寄存器中,并且将经改变的设置从第二存储器存储到在第二寄存器中的相应比特位置具有逻辑1状态值的第一寄存器中。
基于存储在系统内的控制软件自动地执行这些操作。该控制软件可例如对应于待执行的保存和/或还原例程。
图4示出用于电子系统的控制器的另一个实施例,该电子系统例如可以是之前讨论的电子系统中的任意一个。该实施例可具有与第一实施例相同的一些特征并且因此已经使用了相似的附图标记。然而,图4的控制器与第一实施例的不同之处在于:第一(配置)寄存器被分配到不同的组中并且就存储设置信息而言,以相同的方式操纵每个组中的第一寄存器。
根据图1中示出的示例,第一组第一寄存器421对应于电子系统的第一功能集合。这些功能可以是与系统的公共应用或控制特征相关的功能,并且因此,相互关联或者彼此顺序地执行。第二以及后续组具有与可相关于不同应用或控制特征的不同功能相对应的第一寄存器。每个组可包括不同数量的第一寄存器,例如,W、X和Y。
图5示出第二寄存器430如何可被配置用于此实施例的一个示例。在该图中,第二寄存器430的比特位置用于存储用于多组第一(配置)寄存器中的对应寄存器的状态值。当用于对应组中的第一寄存器的设置自参考时间以来未被改变、盖写或更新时,第一逻辑值(例如,0)可存储在第二(管理)寄存器的比特位置处。
当用于这些组的对应组中的一个或多个第一寄存器的设置自参考时间以来被改变、盖写或更新时,第二逻辑值(例如,1)可存储在第二寄存器的比特位置处。该参考时间可以是针对之前实施例描述的时间或条件中的任意一个。
图6示出包括在基于图5中示出的第二寄存器来控制电子系统的方法的实施例中的操作。该方法包括将默认设置存储在每个寄存器组中的第一寄存器中(框610)。在一个用于智能电话的示意性应用中,这些组可包括总共32个第一(配置)寄存器或更多,并且因此,将这些寄存器分为多个组以及控制组中的寄存器设置的存储可用于提高电话的操作效率。
当任意组中的至少一个第一寄存器中的设置改变时(框620),针对该组的第二寄存器中的相应比特位置的状态值改变(框630)。指示第二寄存器中经改变的设置的状态值可以是第一状态值,例如,逻辑1。如果任意组的第一寄存器中的设置信息都未改变,则与该组相对应的第二寄存器中的比特位置被赋值或者以其他方式被允许保留第二状态值(例如,逻辑0)。例如可在上电时设置这个值。
当故障发生时,将要执行功率状态转变,或者检测到或者调度另一个事件(框640),仅那些已经在第二寄存器中被赋值第一状态值的组中第一寄存器中的设置被标识(框650)并且存储在第二存储器中(框660)。甚至针对在尚未改变的那些组中的第一寄存器中的设置执行这个存储操作。也就是说,只要在任意组中,至少一个第一寄存器中的设置信息已经改变,存储针对该组中所有寄存器的设置信息,甚至那些其设置信息尚未改变的寄存器。
另一方面,与第二状态值相对应的第一寄存器组中的设置未存储在第二存储器中。这是因为这些默认值已经存储在第一或另一个存储器中,并且因此再次将它们存储在第二存储器中将是冗余的。第一寄存器中的值可以任选地被清空,以便允许纠正故障或者以便实施功率状态改变。
在已经纠正了故障之后,将执行另一个功率状态转变,或者将进入另一种模式(框670),处理器基于存储在第二寄存器中的状态值将设置存储回第一寄存器组中(框680)。对于具有带有经改变设置的至少一个第一寄存器的组(即,针对在第二寄存器的相应比特位置具有第一状态值的组)中的第一寄存器,从第二存储器输出设置。对于不具有带有经改变设置的第一寄存器的组(即,针对在第二寄存器的相应比特位置具有第二状态值的组),从第一存储器输出设置。因此,可将电子系统的操作恢复、还原或以其他方式设置在先前或不同的功率状态下。
在上述实施例中的至少一个中,第二(管理)寄存器仅为每个第一(配置)寄存器或每个第一寄存器组分配一个比特。在其他实施例中,可在第二寄存器中为多个对应第一寄存器或多个对应第一寄存器组分配多于一个比特(例如,比特字段)。同样,可将第二寄存器安排成用于存储具有状态值的附加信息,以便在系统恢复、还原、功率状态转变或其他事件发生时或要执行某个过程时提供附加的控制措施。
图7示出用于控制电子系统内的配置寄存器的装置,该电子系统例如可以是之前讨论的系统中的任意一个。该装置包括多个可编程熔丝501,这些熔丝耦合到多个反相器中的对应反相器。反相器向存储器控制器输出控制信号,这然后致使存储器输出设置以供存储在配置寄存器中。每个寄存器中存储的设置控制电子系统的相应组件的操作。
在操作中,每个可编程熔丝例如从基于控制软件运行的系统处理器接收控制信号。可在系统上电或重启或当检测到故障或要执行调试操作时(例如在初始制造测试期间)生成该控制信号。该控制信号致使熔丝“断开”,致使其输出逻辑0值。
反相器中的相应之一接收该逻辑零值并将其与复位信号的逻辑值进行比较。基于这些值,反相器将设置信号输出到存储器控制器,以便表明哪个设置要被输出到配置寄存器中的一个相关联寄存器。如果从反相器输出的设置信号是逻辑1,则存储器控制器致使默认设置被输出到配置寄存器中的相应之一。
如果来自反相器的设置信号是逻辑0,则可输出另一个设置(例如,设置1)到寄存器。当例如要执行应用程序时,后一种情况可能例如在系统的正常运行期间发生。
基于存储在配置寄存器中的设置,控制这些组件中的一个或多个。如果正在执行调试程序,可由系统处理器分析组件以便确定是否存在适当的操作。
图8示出可在图7中使用的一种类型的反相器。在该示例中,反相器包括耦合到第二XOR逻辑门620的第一XOR逻辑门610,第二XOR逻辑门耦合到触发器电路630。熔丝信号和复位信号用作第一XOR门的输入,并且第一XOR门的输出和用于熔丝的控制信号用作第二XOR门的输入。第二XOR门的输出耦合到触发器,并且触发器的输出可用作到存储器控制器的设置信号。
在一个实施例中,置位-复位(SR)触发器用于输出设置信号。在这种情况中,第二XOR门的输出可耦合到触发器的复位(R)输入,并且可包括反相器640以便将来自第二XOR门的输出反向从而耦合到触发器的置位(S)输入。在其他实施例中,不同的逻辑门和/或触发器可用于生成设置信号。
在操作中,当熔丝信号是逻辑0并且复位信号是逻辑1时,第一XOR门输出逻辑1值用于输入到第二XOR门。控制信号在此时具有逻辑1值,例如在系统上电或重启、当检测到故障或者要执行调试操作时、或者在由操作系统或其他控制软件所确定的其他情况下,可置位控制信号。
基于第一XOR门的输出的逻辑1值和控制信号,第二XOR门输出逻辑0值用于输入到触发器的复位(R)输入。逻辑1输入到置位(S)输入。其结果是,来自Q\输出的补信号是逻辑零,这致使存储器控制器输出用于配置寄存器中相应之一的预先存储的默认设置。
在正常或其他操作模式期间,输入熔丝的控制信号可具有逻辑0值,这意味着不执行任何故障、调试、上电、或重启。在这种情况下,熔丝信号将具有逻辑1值并且复位信号将具有逻辑0值。因此,第一XOR门将输出逻辑1值,该值与控制信号的逻辑0值结合从而形成逻辑1输出。来自第二XOR门的逻辑1输出耦合到触发器的R输入并且逻辑1耦合到S输入。其结果是,触发器输出具有逻辑1值的设置值,该逻辑1值指示存储器控制器加载另一个设置到配置寄存器中。
在前述实施例中,示出了具有相等数量的熔丝和反相器的多个配置寄存器。在替代性实施例中,仅一个配置寄存器可包括一个熔丝和一个反相器用于控制待存储的设置。
在本说明书中对一个“实施例”的任何引用是指结合该实施例所描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书中的各种地方出现这种短语不一定全部指代相同的实施例。进一步地,当结合任何实施例描述具体的特征、结构或特性时,认为其在本领域技术人员的眼界范围内以便使这种特征、结构或特性结合这些实施例中的其他特征、结构或特性生效。一个实施例的特征可结合其他实施例中的一个或多个实施例的特征,以便形成新的实施例。
进一步地,为了容易理解,某些功能模块可已经被描绘为单独的模块;然而,这些单独描绘的模块不应必需被解释为以在此对其进行讨论或以其他方式展现的顺序。例如,可够以可替代的顺序、同时等执行某些模块。
尽管已经在此参考多个示意性实施例描述了本发明,应当理解的是本领域技术人员可设计落入本发明的原则的精神和范围内的许多其他修改和实施例。更具体地,在前述披露、附图和所附权利要求书的范围内,在不背离本发明的精神的情况下,对发明主题结合安排的组件部件和/或安排进行合理的变动和修改是可能的。除这些组件部件和/或安排的变动和修改之外,替代性用途将对本领域技术人员显而易见。

Claims (23)

1.一种用于电子系统的装置,包括:
多组配置寄存器,包括至少第一组配置寄存器和第二组配置寄存器,所述第一组配置寄存器用于存储与第一功能集合相关的设置,并且所述第二组配置寄存器用于存储与第二功能集合相关的设置;
管理寄存器,包括多个位用于存储用于所述多组配置寄存器的每一组的值,其中所述多个位包括至少第一位和第二位,所述管理寄存器的第一位与所述第一组配置寄存器相对应,并且所述管理寄存器的第二位与所述第二组配置寄存器相对应;以及
逻辑,用于将所述第一组配置寄存器中一个或多个配置寄存器的第一设置改变为第二设置,用于基于所述第一设置改变为所述第二设置,将所述管理寄存器的所述第一位的第一值改变为第二值,以及用于基于第一事件在不同于所述第一组配置寄存器中所述一个或多个配置寄存器的位置处存储所述第二设置,所述第一事件是检测到故障,
其中,所述管理寄存器用于当在所述第一组配置寄存器处所述第一设置自参考时间以来并未改变时为所述第一位存储第一值,并且所述管理寄存器用于当所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置时为所述第一位存储第二值,其中所述第一位的所述第一值用于指示所述第一组配置寄存器的第一设置自所述参考时间以来并未改变,且所述第一位的所述第二值用于指示所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置。
2.如权利要求1所述的装置,其中,存储所述第一位的所述第二值的操作在所述参考时间与发生所述第一事件之间的时间段内未被发起。
3.如权利要求1所述的装置,其中,所述参考时间基于系统上电。
4.如权利要求1所述的装置,其中,所述参考时间基于系统还原或恢复操作的先前执行。
5.如权利要求1所述的装置,其中,所述第一设置在所述参考时间之前预先存储在所述电子系统内。
6.如权利要求1所述的装置,其中,在发生所述第一事件之后,从所述第一组配置寄存器删除所述第一设置。
7.如权利要求1所述的装置,其中,所述第二设置是从在所述参考时间之前预先存储第二设置的存储区域中检索的。
8.如权利要求1所述的装置,其中:
所述第一设置在所述参考时间之前预先存储在第一存储器中,以及
所述第二设置在所述参考时间之后存储在不同于所述第一存储器的第二存储器中。
9.如权利要求1所述的装置,其中,分别在第一和第二存储器中分离地存储所述第一设置和所述第二设置。
10.如权利要求1所述的装置,其中,所述逻辑用于将所述第二组配置寄存器中一个或多个配置寄存器的第三设置改变为第四设置,用于基于所述第三设置改变为所述第四设置,将所述管理寄存器的所述第二位的第一值改变为第二值,以及用于基于第二事件在不同于所述第二组配置寄存器中所述一个或多个配置寄存器的位置处存储所述第四设置,所述第二事件是检测到故障。
11.一种用于电子系统的控制信息的控制器,所述控制器包括:
处理器,用于响应于一个或多个指令:
在第一组配置寄存器中存储与第一功能集合相关的第一设置以及在第二组配置寄存器中存储与第二功能集合相关的第三设置;
将所述第一组配置寄存器中一个或多个配置寄存器的所述第一设置改变为第二设置;
基于所述第一设置改变为所述第二设置,将管理寄存器的第一位的第一值改变为第二值;以及
基于第一事件在不同于所述第一组配置寄存器中所述一个或多个配置寄存器的位置处存储所述第二设置,所述第一事件是检测到故障,
其中,所述管理寄存器用于当在所述第一组配置寄存器处所述第一设置自参考时间以来并未改变时为所述第一位存储第一值,并且所述管理
寄存器用于当所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置时为所述第一位存储第二值,
其中所述第一位的所述第一值用于指示所述第一组配置寄存器的第一设置自所述参考时间以来并未改变,且所述第一位的所述第二值用于指示所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置。
12.如权利要求11所述的控制器,其中,存储所述第一位的所述第二值的操作在所述参考时间与发生所述第一事件之间的时间段内未被发起。
13.如权利要求11所述的控制器,其中,所述参考时间基于系统上电。
14.如权利要求11所述的控制器,其中,所述参考时间基于系统还原或恢复操作的先前执行。
15.如权利要求11所述的控制器,其中,用于所述第一设置以及第三设置在所述参考时间之前预先存储在所述电子系统内。
16.如权利要求11所述的控制器,其中,所述处理器用于响应于一个或多个指令:
将所述第二组配置寄存器中一个或多个配置寄存器的第三设置改变为第四设置;以及
基于所述第三设置改变为所述第四设置,将所述管理寄存器的第二位的第一值改变为第二值。
17.一种用于控制信息的方法,包括:
在第一组配置寄存器中存储与第一功能集合相关的第一设置
在第二组配置寄存器中存储与第二功能集合相关的第三设置;
将所述第一组配置寄存器中一个或多个配置寄存器的所述第一设置改变为第二设置;
基于所述第一设置改变为所述第二设置,将管理寄存器的第一位的第一值改变为第二值;
基于第一事件在不同于所述第一组配置寄存器中所述一个或多个配置寄存器的位置处存储所述第二设置,所述第一事件是检测到故障,
其中,所述管理寄存器用于当在所述第一组配置寄存器处所述第一设置自参考时间以来并未改变时为所述第一位存储第一值,并且所述管理寄存器用于当所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置时为所述第一位存储第二值,其中所述第一位的所述第一值用于指示所述第一组配置寄存器的第一设置自所述参考时间以来并未改变,且所述第一位的所述第二值用于指示所述第一组配置寄存器中一个或多个配置寄存器的第一设置自所述参考时间以来改变为所述第二设置。
18.如权利要求17所述的方法,其中,存储所述第一位的所述第二值在所述参考时间与发生所述第一事件之间的时间段内未被发起。
19.如权利要求17所述的方法,其中,所述参考时间基于系统上电。
20.如权利要求17所述的方法,其中,所述参考时间基于系统还原或恢复操作的先前执行。
21.如权利要求17所述的方法,还包括:
将所述第二组配置寄存器中一个或多个配置寄存器的第三设置改变为第四设置;以及
基于所述第三设置改变为所述第四设置,将所述管理寄存器的第二位的第一值改变为第二值。
22.一种非易失性计算机可读介质,其上存储有一个或多个指令,所述指令在被执行时致使计算机执行如权利要求17-21中任一项所述的方法。
23.一种用于控制信息的设备,包括多个装置,每个装置用于执行如权利要求17-21中任一项所述的方法的相应步骤。
CN201180074443.XA 2011-10-01 2011-10-01 用于管理处理系统内的寄存器信息的装置及方法 Active CN103890713B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054496 WO2013048536A1 (en) 2011-10-01 2011-10-01 Apparatus and method for managing register information in a processing system

Publications (2)

Publication Number Publication Date
CN103890713A CN103890713A (zh) 2014-06-25
CN103890713B true CN103890713B (zh) 2018-08-24

Family

ID=47996266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074443.XA Active CN103890713B (zh) 2011-10-01 2011-10-01 用于管理处理系统内的寄存器信息的装置及方法

Country Status (3)

Country Link
US (1) US9652259B2 (zh)
CN (1) CN103890713B (zh)
WO (1) WO2013048536A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652259B2 (en) 2011-10-01 2017-05-16 Intel Corporation Apparatus and method for managing register information in a processing system
WO2016050221A1 (en) * 2014-10-02 2016-04-07 Mediatek Inc. Hardware-accelerated dynamic voltage and frequency scaling
US10403351B1 (en) * 2018-02-22 2019-09-03 Advanced Micro Devices, Inc. Save and restore scoreboard
CN108512783A (zh) * 2018-03-22 2018-09-07 新华三技术有限公司 一种状态信息获取方法及设备
CN113127247A (zh) * 2021-04-01 2021-07-16 山东英信计算机技术有限公司 一种数据获取方法、系统、设备以及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US5974512A (en) * 1996-02-07 1999-10-26 Nec Corporation System for saving and restoring contents of a plurality of registers
US7631210B2 (en) * 2003-11-18 2009-12-08 Infineon Technologies Ag Debug mode in power supply units for electronic appliances

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707629B2 (en) 2005-03-31 2010-04-27 Intel Corporation Platform configuration register virtualization apparatus, systems, and methods
US7454639B2 (en) * 2005-06-30 2008-11-18 Intel Corporation Various apparatuses and methods for reduced power states in system memory
US7401242B2 (en) 2005-09-27 2008-07-15 International Business Machines Corporation Dynamic power management in a processor design
US7516342B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Method, apparatus and system to dynamically choose an optimum power state
US8046566B2 (en) * 2007-05-14 2011-10-25 International Business Machines Corporation Method to reduce power consumption of a register file with multi SMT support
US8762692B2 (en) * 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode
US9652259B2 (en) 2011-10-01 2017-05-16 Intel Corporation Apparatus and method for managing register information in a processing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974512A (en) * 1996-02-07 1999-10-26 Nec Corporation System for saving and restoring contents of a plurality of registers
US5754762A (en) * 1997-01-13 1998-05-19 Kuo; Chih-Cheng Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU
US7631210B2 (en) * 2003-11-18 2009-12-08 Infineon Technologies Ag Debug mode in power supply units for electronic appliances

Also Published As

Publication number Publication date
WO2013048536A1 (en) 2013-04-04
US9652259B2 (en) 2017-05-16
US20140095859A1 (en) 2014-04-03
CN103890713A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN101814035B (zh) 允许快速平台重启的方法和系统
CN109885343A (zh) 一种控制器低功耗启动方法、装置、计算机设备及存储介质
CN104750510B (zh) 一种芯片启动方法及多核处理器芯片
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
US20140123121A1 (en) Rack and method thereof for simultaneously updating basic input output systems
US20140344620A1 (en) Shutdown method, startup method, and communication terminal
CN101853172A (zh) 复杂可编程逻辑器件cpld动态升级装置及方法
CN102750206A (zh) 多bios电路及多bios切换的方法
CN107480011A (zh) Bios切换装置
CN103605542A (zh) Fpga配置文件的在线升级装置
US11579977B2 (en) Data storage device restoring method
US11604635B2 (en) Online program updating method
CN112463239A (zh) Bios与bmc交互选项默认值修改方法、系统、终端及存储介质
CN109614153A (zh) 多核芯片及系统
CN109976926A (zh) 一种屏蔽重启保护bmc更新过程的方法、电路、终端及存储介质
CN108304140B (zh) 闪存数据管理方法、装置及微控制器
CN102043636B (zh) 现场可编程门阵列位文件下载的方法及装置
CN102880479B (zh) 一种远程修改bios属性参数的方法及装置
WO2010147863A1 (en) System and method for sequentially distributing power among one or more modules
US20140181496A1 (en) Method, Apparatus and Processor for Reading Bios
CN112596798A (zh) 一种芯片启动控制电路及控制方法
CN108153553A (zh) 一种高端服务器启动方法、系统、装置及计算机存储介质
CN104077156B (zh) 可程序化中央处理单元的重新启动系统及其方法
CN107093408B (zh) 智能设备开机时背光点亮的控制方法及装置
CN106484074A (zh) 非易失性存储装置、方法、计算机系统及待机或休眠实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant