JPH03280132A - 中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置における中央処理装置に利用さ
れ、特に、そのコンテキストの切り替え方式を改善した
中央処理装置に関する。

〔概要〕

本発明は、全てのプログラムを優先レベルに応じ実行し
、割り込みが発生した場合にコンテキストの切り替えを
行う中央処理装置において、全てのレベルのコンテキス
トをスタック構造として格納するレジスタファイルを備
え、このレジスタファイルをレベル単位にブツシュある
いはポツプして新しいレベルに切り替えることにより、
コンテキストの切り替え処理を高速で行えるようにした
ものである。

〔従来の技術〕

従来、中央処理装置で実行される全てのプログラムは、
Ｓレジスタにある「レベル」フィールドで規定された優
先レベルにおいて実行される。「レベル」は割り込みの
優先順位を示している。例エバ、レベル０からレベル６
３ｔでの場合、レベル０は最上位の優先度を持ち、レベ
ル６３は最下位の優先度である。

各レベルは、メモリの特定の領域にそれぞれ割り込みベ
クトルが定義され、その割り込みベクトル（ＩＶ）は割
り込みセーブエリア（ＩＳＡ）に対するポインタとなっ
ている。

プログラムの実行中に割り込みが発生した場合、そのコ
ンテキストは、対応する割り込みセーブエリア内に退避
される。割り込みを要求したプロセスのコンテキストは
、割り込みを要求したレベルの割り込みセーブエリアか
ら取り出される。このプロセスは、割り込み要求したレ
ベルでプログラムの実行を開始する。

〔発明が解決しようとする問題点〕

前述した従来の中央処理装置は、割り込み発生時のレベ
ル変更処理で、コンテキストの退避および復帰をメモリ
を使用して行うため、その処理に多くの時間を費やして
しまう欠点があった。

本発明の目的は、前記の欠点を除去することにより、割
り込み発生時のレベル変更処理を速やかに行うことがで
きるコンテキストの切り替え方式を有する中央処理装置
を提供することにある。

〔問題点を解決するための手段〕

本発明は、全てのプログラムを優先レベルに応じて実行
する手段と、プログラム実行中に割り込みが発生した場
合にコンテキストの切り替えを行うレベル変換手段とを
備えた中央処理装置において、前記レベル変換手段は、
現在実行中のレベルを保持する保持レジスタと、全ての
レベルのコンテキストをスタック構造として格納するレ
ジスタファイルと、前記レジスタファイルをレベル単位
にブツシュあるいはポツプすることにより新しいレベル
に切り替えるレベル切り替え手段とを含むことを特徴と
する。

また、本発明は、前記レジスタファイルは、３２ビット
幅で深さ１Ｋのレジスタファイルであり、各レベルが１
６個のソフトビジプルレジスタを有する０レベルないし
６３レベルが格納される構成であり、前記レベル切り替
え手段は、前記レジスタファイルの各レベルの１０ビッ
トのアドレスを供給する後入れ先出しのレジスタとする
ことができる。

また、本発明は、前記後入れ先出しのレジスタは、１０
ビットのうち上位６ビットは前記保持レジスタから供給
され、下位４ビットは装置内の命令デコード部より供給
することができる。

〔作用〕

レジスタファイルは、例えば、３２ビット幅で深さ１Ｋ
のレジスタファイルであり、各レベルが１６個のソフト
ビジプルレジスタを有する０レベルないし６３レベルが
スタック構造に格納される。そして、レベル切換手段は
、例えば、１０ビット幅の後入れ先出しレジスタであり
、その上位６ビットが保持レジスタから供給され、下位
４ビットは装置内の命令デコード部より供給され、シフ
トレジスタに対して１０ビットのアドレスを供給する。

これにより、割り込みが発生した場合、新しいレベルを
保持レジスタの６ビットの現行レベルに設定すると、そ
れが同時に後入れ先出しレジスタの上位６ビットに設定
され、それに基づく新しいレベルのアドレスがシフトレ
ジスタに供給され、シフトレジスタがブツシュまたはポ
ツプされることにより、新しいレベルに対応したコンテ
キストに切り替えられる。

従って、割り込み発生時におけるコンテキストの切り替
えは、メモリへの退避および復帰を必要とせず、高速に
行うことが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して言凭明す
る。

図は本発明の一実施例の要部を示すブロック構成図であ
る。

本実施例は、６３レベルのコンテキストを格納可能なス
タック構造を持つレジスタファイル１と、レジスタファ
イル１をアドレスする後入れ先出しレジスタとしてのブ
ツシュポツプレジスタ２と、１６ビットの幅を持ち下位
６ビットに現在の走行レベルを保有するＳレジスタ３と
、内部パス７を介してレジスタファイル１に接続された
テンポラリレジスタ（ＡＲ）４および５と、テンポラリ
レジスタ４および５から出力されるデータを演算し内部
ハス７を介してレジスタファイル１に格納する演算装置
（ＡＬＵ）６とを備えている。

ここで、レジスタファイル１は、３２ビット幅で、深さ
１Ｋ（２１０）のレジスタファイルであり、レベルＯレ
ジスタ〜レベル６３レジスタハソレソレ１６個のソフト
ビジプルレジスタＲＯ−Ｒ１５を含んでいる。ブツシュ
ポツプレジスタ２は、１０ビットの幅で、上位６ビット
はＳレジスタ３によりセットされ、下位４ビットは図外
の命令デコード部によリセットされる。

本発明の特徴は、図において、６３レベルのコンテキス
トをスタック構造で格納できるレジスタファイル１と、
このレジスタファイルのアドレスを供給するブツシュポ
ツプレジスタ２と、レベル変更時に変更レベルをブツシ
ュポツプレジスタ２にセットするＳレジスタ３とを備え
たことにある。

次に、本実施例の動作について説明する。

レジスタファイル１に格納されたソフトビジプルレジス
タＲＯ〜Ｒ１５は、テンポラリレジスタ４および５に読
み出され、演算装置６にて演算され、レジスタファイル
１に演算結果が格納される。これが中央処理装置の基本
動作である。

ブツシュポツプレジスタ２は１０ビットのレジスタファ
イル１のアドレスを供給するが、Ｓレジスタ３よりレベ
ルが書き込まれる（ブツシュされる）と、古いレベルを
内部に保持する。旧レベルがＳレジスタ３へ読み込まれ
る（ポツプされる）と内部に保持した最新のレベルをレ
ジスタファイル１のアドレスとする。１０ビットのレジ
スタファイル１のアドレスは、上位６ビットはＳレジス
タ３より供給され、下位４ビットは命令デコード部より
供給される。レベル変更が無い通常時は、下位４ビット
のみを使用し１６個のソフトビジプルレジスタＲＯ−Ｒ
１５をアドレスする。

割り込みが発生し新しいレベルへ移行するとき、Ｓレジ
スタ３の「レベル」フィールドに新しいレベルを格納す
る。そのときブツシュポツプレジスタ２より供給される
上位６ビットも書き変わる。

これにより、レジスタファイル１は新しいレベルに対応
した１６個のソフトビジプルレジスタＲＯ〜Ｒ１５と切
り替わることになる。

〔発明の効果〕

以上説明したように、本発明によれば、現プロセスのコ
ンテキストをメモリに退避、復帰することなく、本装置
内でレベルをＳレジスタに格納すると同時にレジスタフ
ァイルを切り替えることにより、レベルの変更が行え高
速なプロセス切り替えを実現することができ、その効果
は大である。

【図面の簡単な説明】

図は本発明の一実施例の要部を示すブロック構成図。 １・・・レジスタファイル、２・・・ブツシュポツプレ
ジスタ、３・・・Ｓレジスタ、４．５・・・テンポラリ
レジスタ（ＡＲ）　、６・・・演算装置（ＡＬＵ）　、
７・・・内部バス。

Claims (1)

1. 【特許請求の範囲】 １、全てのプログラムを優先レベルに応じて実行する手
   段と、プログラム実行中に割り込みが発生した場合にコ
   ンテキストの切り替えを行うレベル変換手段とを備えた
   中央処理装置において、前記レベル変換手段は、 現在実行中のレベルを保持する保持レジスタと、全ての
   レベルのコンテキストをスタック構造として格納するレ
   ジスタファイルと、 前記レジスタファイルをレベル単位にプッシュあるいは
   ポップすることにより新しいレベルに切り替えるレベル
   切り替え手段と を含むことを特徴とする中央処理装置。 ２、前記レジスタファイルは、３２ビット幅で深さ１Ｋ
   のレジスタファイルであり、各レベルが１６個のソフト
   ビジブルレジスタを有する０レベルないし６３レベルが
   格納される構成であり、前記レベル切り替え手段は、前
   記レジスタファイルの各レベルの１０ビットのアドレス
   を供給する後入れ先出しのレジスタである請求項１記載
   の中央処理装置。 ３、前記後入れ先出しのレジスタは、１０ビットのうち
   上位６ビットは前記保持レジスタから供給され、下位４
   ビットは装置内の命令デコード部より供給される請求項
   ２記載の中央処理装置。