JPH05143331A

JPH05143331A - 仮想記憶制御における命令中断情報制御方式

Info

Publication number: JPH05143331A
Application number: JP3304754A
Authority: JP
Inventors: Satoru Araki; 悟荒木; Nobuyoshi Sato; 信義佐藤; Shigeru Yoshida; 茂吉田
Original assignee: Fujitsu Ltd; PFU Ltd
Current assignee: Fujitsu Ltd; PFU Ltd
Priority date: 1991-11-20
Filing date: 1991-11-20
Publication date: 1993-06-11

Abstract

(57)【要約】【目的】本発明は、仮想記憶制御における命令中断情
報制御方式に関し、ＣＰＵ及びＯＳにおける処理の最適
化によりアドレス変換例外処理性能を向上することを目
的とする。【構成】アドレス変換例外が発生した場合に、ＣＰＵ
１のファームウェアであるアドレス変換例外処理部２
が、退避すべき情報を格納する詳細情報設定部４を参照
し、これが示す退避すべき情報のみを命令中断情報とし
て固定領域７に退避するよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想記憶制御における
命令中断情報制御方式に関し、特に、仮想アドレスから
実アドレスへの変換処理の際に変換例外を検出した場合
の仮想記憶制御における命令中断情報制御方式に関す
る。

【０００２】仮想記憶制御方式においては、仮想アドレ
スをアクセスした時に実メモリが割当てられていない場
合、ページ・フォルト又はセグメント・フォルトとし
て、アドレス変換例外の割込みを発生させて、中央処理
装置（ＣＰＵ）からオペレーティング・システム（Ｏ
Ｓ）への通知を行なう。

【０００３】

【従来の技術】図１３は従来のアドレス変換例外が発生
した場合の処理について示す。仮想アドレスに実メモリ
が割当てられていない場合、ＣＰＵは、命令の処理を中
断すると共に、図１３に示す如く、その時点からの処理
を再開するために必要なＣＰＵ内部の情報（例えば、全
レジスタの状態等、以下、命令中断情報という）を主記
憶上の固定領域内の所定の領域に退避し、中断状態であ
ることを記録するためにプログラム状態語（ＰＳＷ）内
の中断表示フラグ（ＩＲフラグ）をセット（１に）す
る。この後、ＣＰＵは変換例外の割込みを発生させる。

【０００４】この割込みが発生した場合、ＯＳは、例外
を起こした仮想アドレスに実メモリを割当てる処理を行
なう。この処理において入出力が必要な場合に、ＯＳ
は、命令中断情報を更に主記憶上の所定のタスク制御領
域に退避し、例外を発生したタスクを待ち状態にして他
のタスクを実行状態にする。

【０００５】実メモリの割当て処理が終了すると、ＯＳ
は、命令中断情報をタスク制御領域から固定領域に復元
し、例外を発生させたタスクを実行状態としてこれに制
御を渡す。これに応じて、ＣＰＵは、ＰＳＷのＩＲフラ
グにより中断状態であることを知り、固定領域の命令中
断情報から先に中断した処理の内部状態をＣＰＵに復元
し、例外が発生した所から処理を再開する。

【０００６】

【発明が解決しようとする課題】前述の従来技術におい
ては、命令中断情報の退避先は、ＣＰＵアーキテクチャ
により一義的に定められた固定領域の所定領域（命令中
断情報格納領域）とされる。そして、この命令中断情報
格納領域のアドレスも固定アドレスとされ、その長さも
固定長とされる。従って、ＣＰＵ又はＯＳが行なう命令
中断情報の退避又は復元は、常に、この固定長の大きさ
分について行なわれていた。

【０００７】ところが、この一方で、処理の再開のため
に実際に必要な命令中断情報は、ＣＰＵのハードウェア
構成によって各々異なり、また、命令の種類や例外の発
生するタイミングによって異なる。従って、固定長の命
令中断情報格納領域の全てが実際に必要な情報を格納し
ているとは限らず、ＣＰＵ等によって実際に必要な部分
（有効長）が異なる。

【０００８】このため、ＣＰＵが、命令中断情報の退避
／復元において、本来必要のない無駄な処理を行なって
いる場合があるという問題があった。同様に、ＯＳも、
命令中断情報の退避／復元において、無駄な処理を行な
っている場合があるという問題があった。

【０００９】なお、特開昭61−117635号公報に開示され
ているように、実行中の命令の中断点及び／又は命令種
別によって命令中断情報を格納するか否かを切り分ける
技術が提案されている。しかし、この技術によっても、
ＣＰＵの内部状態を更に詳細に判断する手段が無いた
め、命令中断情報を格納（退避／復元）する場合には、
前述と同様の問題があった。

【００１０】本発明は、中央処理装置及びオペレーティ
ング・システムにおける処理を最適化してアドレス変換
例外処理の処理性能を向上させた仮想記憶制御における
命令中断情報制御方式を提供することを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理構成
図であり、本発明によるデータ処理装置を示す。図１に
おいて、中央処理装置（ＣＰＵ）１はアドレス変換例外
処理部２とＣＰＵ内部レジスタ群３とを有する。アドレ
ス変換例外処理部２は仮想記憶制御におけるアドレス変
換例外が発生した場合に所定の処理を行なう。ＣＰＵ内
部レジスタ群３は中央処理装置１を構成する複数のレジ
スタ等からなるＣＰＵ内部資源を表している。ＣＰＵ内
部レジスタ群３が格納する内容が、当該中央処理装置１
の状態に関する情報であり、アドレス変換例外による命
令中断後の再開のために必要とされる。

【００１２】オペレーティング・システム（ＯＳ）５は
アドレス変換例外処理部２からのアドレス変換例外の割
込みを受けて所定の処理を行なう。主記憶６は固定領域
７とタスク制御領域８とを有する。固定領域７は所定の
領域に命令中断情報を格納する。タスク制御領域８はタ
スク１１の各々に対応しこれらが使用する。詳細情報設
定部４は、中央処理装置１の状態に関する情報のうちア
ドレス変換例外発生の際に固定領域７に退避すべきもの
を示す情報を格納する。なお、詳細情報設定部４は、中
央処理装置１に設けられるとは限らない。

【００１３】アドレス変換例外が発生した場合、アドレ
ス変換例外処理部２が、詳細情報設定部４を参照し、詳
細情報設定部４が退避すべき情報として示す中央処理装
置１の状態に関する情報を命令中断情報として固定領域
７の所定の領域に退避させ、アドレス変換例外の割込み
を発生させる。

【００１４】

【作用】前述の手段によれば、アドレス変換例外発生の
際に固定領域７に退避させられるのは、中央処理装置１
の状態に関する情報のうち、詳細情報設定部４が退避す
べきものとして示す情報に限られる。即ち、ＣＰＵ内部
レジスタ群３の内容のうち、アドレス変換例外により中
断した命令の再開に必要なレジスタ（当該命令の実行に
関係しているレジスタ）等の内容のみが、命令中断情報
として退避される。

【００１５】従って、中央処理装置１（のアドレス変換
例外処理部２）が命令中断情報の退避において無駄な処
理を行なう（意味のない情報を退避する）ということが
ない。これは、中断命令の再開のために、中央処理装置
１の内部状態を復元する場合も同様である。これによ
り、命令中断情報の退避／復元の処理を最適化して、ア
ドレス変換例外の処理性能を向上できる。

【００１６】

【実施例】図２は実施例構成図であり、データ処理装置
を示す。この実施例において、詳細情報設定部４は、資
源情報テーブル４１、資源管理レジスタ４２、内部レジ
スタ更新フラグレジスタ４３、又は、マイクロ命令レジ
スタ４４のいずれかの手段により実現される。これらの
手段は択一的に用いられる。これらの手段については図
３乃至図１１に従って後述する。また、アドレス変換例
外処理部２は、中央処理装置（以下、ＣＰＵ）１の持つ
ファームウェアとして実現され、バイト数設定部２１を
有する。バイト数設定部２１については図１２に従って
後述する。

【００１７】また、この実施例において、アドレス変換
例外処理部２によって固定領域７に退避される命令中断
情報は、バイト数、詳細情報及びＣＰＵ内部情報からな
る。バイト数は当該命令中断情報の量（有効長）を示
し、詳細情報は退避されたＣＰＵ内部情報は何であるの
かを示し、ＣＰＵ内部情報はＣＰＵの状態に関する情報
（ＣＰＵ内部レジスタ群３の内容）であって実際に退避
されたものである。これらについても後述する。

【００１８】更に、この実施例において、命令中断情報
は、実際には、固定領域７のうちの所定の領域、即ち、
図１３に示す命令中断情報格納領域に退避（格納）され
る。但し、本実施例におけるこの領域は、固定長ではな
く、ＣＰＵ内部情報の量に応じた大きさ（可変長）とさ
れる。これは、タスク制御領域８における命令中断情報
領域についても同様である。図２に示す固定領域７及び
タスク制御領域８は、図１３に示すメモリ固定領域及び
タスク制御領域における命令中断情報格納領域に対応す
る領域のみを例示的に示している。

【００１９】なお、本実施例においても、アドレス変換
例外の発生の際、図１３に示す如く、（メモリ）固定領
域７の所定の領域には例外発生ＰＳＷ及び例外発生論理
アドレスが退避される。また、必要に応じて、タスク制
御領域８の所定の領域にはタスクの状態、例外発生ＰＳ
Ｗ及び例外発生論理アドレスが退避される。

【００２０】詳細情報設定部４は、命令処理の途中で変
換例外が発生した場合に命令の種類などを判断して最適
な中断情報を生成するための手段であり、具体的には、
アドレス変換例外検出時にその時点におけるＣＰＵ１の
状態を詳細に判断して必要な情報だけを選択して主記憶
６上に格納するための手段である。命令中断情報の最適
化により命令中断情報を最小限にすることが可能とな
り、命令中断情報の退避処理及び復元処理の性能を向上
させることができる。

【００２１】詳細情報設定部４は、例えば資源情報テー
ブル４１からなる。資源情報テーブル４１は、各命令が
使用するＣＰＵ内部資源を命令毎に登録したテーブルで
あり、制御記憶９上に設けられる。制御記憶９は、オペ
レーティング・システム（以下、ＯＳ）５からはアクセ
スできず、ＣＰＵ１のみが使用するメモリである。

【００２２】資源情報テーブル４１について図３により
説明する。資源情報テーブル４１は、命令コードをキー
（インデクス）とし、各エントリには命令コード毎に当
該命令の使用する資源情報フラグを格納している。例え
ば、ＣＰＵ内部レジスタ群３が番号＃０乃至＃ｎの内部
レジスタからなる時、各エントリはレジスタ＃０乃至＃
ｎに対応する０ビット乃至ｎビットとされ、各ビットが
対応内部レジスタの使用フラグとして用いられる。各命
令が使用する内部レジスタは予め定まっているので、当
該命令に対応するエントリの当該内部レジスタの使用フ
ラグが予め“１”とされる。

【００２３】資源情報テーブル４１を用いてアドレス変
換例外処理部２が行なう処理について図２乃至図４によ
り説明する。あるタスク１１が実行権を持ちＣＰＵ１を
使用して各命令を実行している場合において、アドレス
変換例外が発生するとアドレス変換例外処理部２が起動
され、まず、命令処理の途中か否かを調べる（ステップ
４１）。途中である場合、当該命令の命令コードをイン
デクスに資源情報テーブル４１をフェッチし（ステップ
４２）、命令中断情報の有無、即ち、対応エントリの内
容が全て“０”（all 0)か否かを調べる（ステップ４
３）。

【００２４】命令中断情報が有る(all 0でない）場合、
対応エントリの内容（資源情報）に基づいて、命令中断
情報を主記憶６上の固定領域７（の命令中断情報格納領
域）へ退避させる（ステップ４４）。即ち、対応エント
リにおいて使用フラグが“１”である内部レジスタの内
容のみが、ＣＰＵ内部情報として退避させられる。これ
により、中断命令の再開に必要かつ最小限の資源のみ退
避されることになる。また、この時同時に、対応エント
リの内容が、命令中断情報の詳細情報としてＣＰＵ内部
情報の前の所定領域（これは固定長であってよい）に退
避される。これにより、中断命令の再開のために、詳細
情報設定部４の中断命令に対応する内容が退避されるこ
とになる。なお、バイト数も格納されるが、これについ
ては後述する。

【００２５】次に、命令を中断状態とする（ステップ４
５）。即ち、退避すべきＣＰＵ内部情報が存在する場
合、プログラム状態語１０のＩＲフラグを“１”とする
（セットする）。これにより、当該命令（タスク１１）
が中断状態であることが示される。なお、前述の如く、
このＩＲフラグが“１”とされたプログラム状態語１０
は例外発生ＰＳＷとして、例外発生論理アドレスと共
に、固定領域７に退避される。

【００２６】ステップ４５を終了した場合、命令処理の
途中でない場合、及び、命令中断情報がない(all 0であ
る）場合、アドレス変換例外の割込みを発生させ、ＯＳ
５に通知する（ステップ４６）。命令処理の途中でない
場合、当該命令はその最初から実行すればよいので、命
令中断情報は不要である。命令中断情報がない場合、当
該命令は再開のための命令中断情報を必要としないもの
である。このように、退避（復元）しなければならない
ＣＰＵ内部情報が存在しない場合はアドレス変換例外の
発生に拘わらず、プログラム状態語１０のＩＲフラグの
セットを行なわず（“０”のままとし）、命令を中断状
態にしないように、アドレス変換例外処理部２が処理す
る。これにより、退避する情報を無くし（退避を省略
し）ＣＰＵ１の負担を軽くすると共に、命令の再開はそ
の最初からとすることができる。

【００２７】以上とは逆に、アドレス変換例外を発生さ
せて中断したタスク１１に再び実行権を与える場合、固
定領域７に存在する命令中断情報に基づいて、中断時の
ＣＰＵ１の内部状態が復元される。この処理はＯＳ５か
らの通知を受けてアドレス変換例外処理部２により行な
われる。例えば、アドレス変換例外処理部２は、アドレ
ス変換例外の状態から命令を再開する際に、命令中断情
報の詳細情報及びＣＰＵ内部情報を固定領域７から取出
し、詳細情報に基づいてＣＰＵ内部情報を用いてＣＰＵ
内部レジスタ群３の状態を復元する。即ち、詳細情報に
おいて使用フラグが“１”とされている（内容が退避さ
せられた）内部レジスタにのみ、ＣＰＵ内部情報のうち
対応する内容がセットされる。これにより、中断命令の
再開に必要なＣＰＵ１の内部状態のみを全て復元するこ
とができる。

【００２８】これに先立って、アドレス変換例外処理部
２はプログラム状態語１０のＩＲフラグを参照する。そ
して、ＩＲフラグが“１”であれば以上の復元処理を行
ない、“０”であれば以上の復元処理を行なわない。即
ち、中断命令はその先頭から再実行される。これは、命
令処理の途中でない場合及び命令中断情報がない場合に
対応する。

【００２９】詳細情報設定部４は資源管理レジスタ４２
により構成することもできる。資源管理レジスタ４２
は、各命令が使用する（更新する）ＣＰＵ内部資源を当
該命令処理における所定のタイミングでセット／リセッ
ト（Ｓ／Ｒ）することにより明示する（登録する）ため
のものであり、ＣＰＵ１の特定のレジスタで構成され
る。

【００３０】資源管理レジスタ４２について図５により
説明する。例えば、ＣＰＵ内部レジスタ群３が番号＃０
乃至＃ｎの内部レジスタからなる時、資源管理レジスタ
４２はｎビットのレジスタとされ、各ビットが対応する
内部レジスタ＃０乃至＃ｎの使用フラグとして使用され
る。即ち、対応する内部レジスタが命令処理で使用され
る場合に“１”とされる。

【００３１】資源管理レジスタ４２の内容（資源情報）
のセットは命令処理を開始する時に行ない、リセットは
命令処理を終了する時に行なう。このセット／リセット
は、例えばＣＰＵ１のファームウェアにより図６(a) に
示す如くに行なわれる。即ち、ファームウェアはある命
令処理の開始に先立って資源管理レジスタ４２の各ビッ
トのうち使用する内部レジスタに対応するものを“１”
とする（ステップ６１）。そして、“１”とした内部レ
ジスタを用いて命令処理を行なった後（ステップ６
２）、資源管理レジスタ４２をリセットして（ステップ
６３）、当該命令処理を終了する。

【００３２】資源管理レジスタ４２を用いてアドレス変
換例外処理部２が行なう処理について図２、図５及び図
６(b) により説明する。アドレス変換例外処理部２が資
源管理レジスタ４２をフェッチし（ステップ６４）、資
源情報がセットされているか否かを調べる（ステップ６
５）。セットされている場合、資源情報に基づいて、使
用フラグが“１”である内部レジスタの内容のみをＣＰ
Ｕ内部情報として退避する（ステップ６６）。また、資
源管理レジスタ４２の内容も詳細情報として退避する。
次に、プログラム状態語１０のＩＲフラグをセットして
命令を中断状態とする（ステップ６７）。

【００３３】ステップ６７を終了した場合及び資源情報
がセットされていない場合、アドレス変換例外の割込み
を発生させる（ステップ６８）。資源情報がセットされ
ていない場合には、前述のステップ４６において説明し
たと同様の理由で、ＩＲフラグは“０”のままとし、命
令を中断状態とせずに割込みを発生させる。

【００３４】資源管理レジスタ４２の内容のセット／リ
セットは、図７に示す如くに行なってもよい。図７にお
いて、セットは命令処理におけるメモリ（主記憶６）ア
クセスのタイミングで行ない、リセットは命令処理を終
了する時に一括して行なう。例えば、ある命令処理にお
いて処理＃１乃至処理＃Ｎを行なうものとし、処理＃１
及び処理＃Ｎはメモリアクセスであるとする。この場
合、処理＃１に先立って当該処理＃１で主記憶６からリ
ードしたデータをセットするための内部レジスタに対応
する資源管理レジスタ４２の使用フラグを“１”とした
上で、処理＃１を行なう（ステップ７１）。処理＃Ｎを
行なうにあたっても同様とされる（ステップ７２）。処
理＃Ｎの終了後、資源管理レジスタ４２をリセットして
（ステップ７３）、当該命令処理を終了する。

【００３５】この場合、図６(a) による場合よりも、更
に、ＣＰＵ内部情報の量を少なくできる。この方式によ
り、１つの命令が多数の処理を伴う場合において、例え
ば、内部レジスタへのデータのセット（更新）に先立っ
て資源管理レジスタ４２をセットすることにより、より
詳細にＣＰＵ１の内部状態を知ることができる。

【００３６】詳細情報設定部４は内部レジスタ更新フラ
グレジスタ（以下、更新フラグレジスタ）４３により構
成することもできる。更新フラグレジスタ４３は、各命
令が更新したＣＰＵ内部資源を当該命令処理における所
定のタイミングでセット／リセット（Ｓ／Ｒ）すること
により明示する（登録する）ためのものであり、ＣＰＵ
１の特定のレジスタで構成される。

【００３７】更新フラグレジスタ４３について図８によ
り説明する。例えば、ＣＰＵ内部レジスタ群３が番号＃
０乃至＃ｎの内部レジスタからなる時、更新フラグレジ
スタ４３はｎビットのレジスタとされ、各ビットが対応
する内部レジスタの更新フラグとして使用される。即
ち、対応する内部レジスタが命令処理で更新された場合
にハードウェアにより“１”とされる。

【００３８】更新フラグレジスタ４３の内容（資源情
報）のセットは命令処理と並行して行ない、リセットは
命令処理を終了する時に行なう。このセット／リセット
は、ＣＰＵ１のハードウェアとファームウェアにより図
９(a) に示す如くに行なわれる。即ち、ハードウェアは
ある命令処理と並行して更新フラグレジスタ４３の各ビ
ットのうち更新した内部レジスタに対応するものを
“１”とする（ステップ９１）。そして、ファームウェ
アは命令処理を行なった後更新フラグレジスタ４３をリ
セットして（ステップ９２）、当該命令処理を終了す
る。なお、このセットは、図７の場合と同様に、命令処
理が複数の処理を行なう場合、各処理毎に、当該処理に
より更新された内部レジスタの更新フラグについて行な
われる。

【００３９】更新フラグレジスタ４３を用いてアドレス
変換例外処理部２が行なう処理について図２、図８及び
図９(b) により説明する。アドレス変換例外処理部２が
更新フラグレジスタ４３をフェッチし全ての更新フラグ
が“０”(all 0）かを調べる（ステップ９３）。all 0
でない場合、資源＃０（内部レジスタ＃０）の更新フラ
グがセットされているかを調べる（ステップ９４）。セ
ットされている場合、内部レジスタ＃０の内容をＣＰＵ
内部情報として退避する（ステップ９５）。また、詳細
情報として資源＃０の内容を退避したことを追加する
（ステップ９６）。セットされていない場合、ステップ
９４及びステップ９５を省略する。そして、資源＃Ｎま
で、ステップ９４乃至ステップ９６をくり返す。次に、
プログラム状態語１０のＩＲフラグをセットして命令を
中断状態とする（ステップ９７）。

【００４０】ステップ９７を終了した場合及び更新フラ
グが all 0の場合、アドレス変換例外の割込みを発生さ
せる（ステップ９８）。更新フラグが all 0の場合に
は、前述のステップ４６において説明したと同様の理由
で、ＩＲフラグは“０”のままとし、命令を中断状態と
せずに割込みを発生させる。

【００４１】ＣＰＵ１がマイクロプログラム制御方式を
採用する場合には、詳細情報設定部４はマイクロ命令レ
ジスタ４４により構成することもできる。マイクロ命令
レジスタ４４は、各マイクロ命令が使用する（更新す
る）ＣＰＵ内部資源を当該マイクロ命令の実行のタイミ
ングでセット／リセット（Ｓ／Ｒ）することにより明示
する（登録する）ためのものであり、ＣＰＵ１の特定の
レジスタ（又は資源管理レジスタ４２）で構成される。

【００４２】この場合、１つの命令は、命令フェッチ、
アドレス計算、主記憶リード、内部レジスタへのデータ
のセット等の複数のマイクロ命令からなる。そして、各
マイクロ命令の一部、例えば１フィールドが、当該マイ
クロ命令が使用中のＣＰＵ内部資源を示すために用いら
れる。即ち、マイクロ命令レジスタ４４のセットのため
に用いられる。

【００４３】マイクロ命令レジスタ４４について図１０
により説明する。例えば、ＣＰＵ内部レジスタ群３が番
号＃０乃至＃ｎの内部レジスタからなる時、マイクロ命
令レジスタ４４はｎビットのレジスタとされ、各ビット
が対応する内部レジスタの使用フラグとして使用され
る。即ち、対応する内部レジスタがマイクロ命令で使用
される場合に“１”とされる。

【００４４】マイクロ命令レジスタ４４の内容（資源情
報）のセットはマイクロ命令を開始する時に行ない、リ
セットは次のマイクロ命令による資源情報のセットによ
り行なう。このセット／リセットは、図１１(a) に示す
如くに行なわれる。即ち、ある命令処理において、各マ
イクロ命令の実行（各ステップ）毎に、マイクロ命令レ
ジスタ４４の内容をセットする（ステップ１１１）と共
に、各マイクロ命令を実行し、当該命令処理を終了す
る。

【００４５】マイクロ命令レジスタ４４を用いてアドレ
ス変換例外処理部２が行なう処理について図２、図１０
及び図１１(b) により説明する。アドレス変換例外処理
部２がマイクロ命令レジスタ４４をフェッチし（ステッ
プ１１２）、資源情報がセットされているか否かを調べ
る（ステップ１１３）。セットされている場合、資源情
報に基づいて、使用フラグが“１”である内部レジスタ
の内容のみをＣＰＵ内部情報として退避する（ステップ
１１４）。また、資源管理レジスタ４２の内容も詳細情
報として退避する。次に、プログラム状態語１０のＩＲ
フラグをセットして命令を中断状態とする（ステップ１
１５）。

【００４６】ステップ１１５を終了した場合及び資源情
報がセットされていない場合、アドレス変換例外の割込
みを発生させる（ステップ１１６）。資源情報がセット
されていない場合には、前述のステップ４６において説
明したと同様の理由で、ＩＲフラグは“０”のままと
し、命令を中断状態とせずに割込みを発生させる。

【００４７】以上のようにしてアドレス変換例外処理部
２から割込み通知を受けたＯＳ５は、変換例外を起こし
た仮想アドレスに実メモリを割当てる。このために入出
力が必要となる場合、ＯＳ５は、変換例外を発生したタ
スク１１を待ち状態にして他のタスクを実行状態にす
る。この時、固定領域７に格納された内容は、更に、主
記憶６上の各タスク１１の制御するタスク制御領域８へ
退避される。

【００４８】この退避におけるＯＳ５の負担を軽減する
ために、バイト数設定部２１が、固定領域７に格納され
る命令中断情報の先頭に、当該退避された命令中断情報
のバイト数を調べて格納する。この格納は、命令中断情
報の格納（例えばステップ４４）と共に行なわれる。こ
れにより、退避された命令中断情報の情報量（有効長）
が、ＣＰＵ１からＯＳ５へ通知される。即ち、ＯＳ５
は、この退避の際、バイト数を参照して、通知されたバ
イト数分だけの命令中断情報を、変換例外を発生したタ
スク１１の持つタスク制御領域８へ退避させる。

【００４９】ＯＳ５は、実メモリの割当てが終了する
と、命令中断情報をタスク制御領域８から固定領域７へ
復元する。この復元において、ＯＳ５は、タスク制御領
域８に退避されたバイト数を参照して、これが示すバイ
ト数分だけの命令中断情報を固定領域７に復元する。従
って、この復元におけるＯＳ５の負担も軽減される。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
仮想記憶制御における命令中断情報制御において、退避
すべきＣＰＵ内部情報を示す詳細情報設定部を設けるこ
とにより、必要最小限のＣＰＵ内部情報を命令中断情報
として退避／復元することができるので、命令中断情報
の退避／復元の処理におけるＣＰＵ及びＯＳの負担を軽
減でき、アドレス変換例外処理の処理性能を向上するこ
とができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例構成図である。

【図３】資源情報テーブル説明図である。

【図４】処理フローである。

【図５】資源管理レジスタ説明図である。

【図６】処理フローである。

【図７】処理フローである。

【図８】内部レジスタ更新フラグレジスタ説明図であ
る。

【図９】処理フローである。

【図１０】マイクロ命令レジスタ説明図である。

【図１１】処理フローである。

【図１２】バイト数設定説明図である。

【図１３】従来技術説明図である。

【符号の説明】

１中央処理装置（ＣＰＵ）２アドレス変換例外処理部３ＣＰＵ内部レジスタ群４詳細情報設定手段５オペレーティング・システム（ＯＳ）６主記憶７固定領域８タスク制御領域９制御記憶１０プログラム状態語１１タスク２１バイト数設定部４１資源情報テーブル４２資源管理レジスタ４３内部レジスタ更新フラグレジスタ４４マイクロ命令レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤信義神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者吉田茂石川県河北郡宇ノ気町字宇野気ヌ98番地の２株式会社ピーエフユー内

Claims

【特許請求の範囲】

【請求項１】仮想記憶制御におけるアドレス変換例外
が発生した場合に所定の処理を行なうアドレス変換例外
処理部（２）を有する中央処理装置（１）と、前記アドレス変換例外処理部（２）からのアドレス変換
例外の割込みを受けて所定の処理を行なうオペレーティ
ング・システム（５）と、命令中断情報を格納する固定領域（７）を有する主記憶
（６）とを備えたデータ処理装置において、前記中央処理装置（１）の状態に関する情報のうち退避
すべきものを示す情報を格納する詳細情報設定部（４）
を設け、前記アドレス変換例外が発生した場合に、前記アドレス
変換例外処理部（２）が、前記詳細情報設定部（４）を
参照して、これが示す退避すべき前記中央処理装置
（１）の状態に関する情報のみを前記命令中断情報とし
て前記固定領域（７）の所定の領域に退避させ、前記ア
ドレス変換例外の割込みを発生させることを特徴とする
仮想記憶制御における命令中断情報制御方式。
【請求項２】前記詳細情報設定部（４）の格納する情
報が退避すべき前記中央処理装置（１）の状態に関する
情報が存在しないことを示している場合に、前記アドレ
ス変換例外処理部（２）が前記アドレス変換例外の発生
に拘わらずプログラム状態語（１０）の所定のフラグを
セットしないようにすることを特徴とする請求項１に記
載の仮想記憶制御における命令中断情報制御方式。
【請求項３】前記アドレス変換例外処理部（２）が、
前記命令中断情報の退避の際に、当該退避した命令中断
情報の量を前記固定領域（７）に格納することを特徴と
する請求項１に記載の仮想記憶制御における命令中断情
報制御方式。
【請求項４】前記アドレス変換例外処理部（２）が、
前記アドレス変換例外の発生の際に前記詳細情報設定部
（４）の内容を前記命令中断情報の詳細情報として前記
固定領域（７）に格納し、前記アドレス変換例外の状態
から命令を再開する際に前記詳細情報に基づいて前記命
令中断情報を用いて前記中央処理装置（１）の状態を復
元することを特徴とする請求項１に記載の仮想記憶制御
における命令中断情報制御方式。