JPS6364144A - 記憶装置間デ−タ転送方式 - Google Patents
記憶装置間デ−タ転送方式Info
- Publication number
- JPS6364144A JPS6364144A JP61208794A JP20879486A JPS6364144A JP S6364144 A JPS6364144 A JP S6364144A JP 61208794 A JP61208794 A JP 61208794A JP 20879486 A JP20879486 A JP 20879486A JP S6364144 A JPS6364144 A JP S6364144A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- instruction
- register
- asynchronous
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 claims description 49
- 230000010365 information processing Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 abstract 4
- 230000004913 activation Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主記憶装置とその拡張記憶装置を有する情報処
理装置に係り、詳しくは、同期命令および非同期命令に
よるこれら記憶装置間のデータ転送制御方式に関する。
理装置に係り、詳しくは、同期命令および非同期命令に
よるこれら記憶装置間のデータ転送制御方式に関する。
主記憶装置とその拡張記憶装置を具えた情報処理装置に
おいて、拡張記憶装置の使い方には大別して２通りある
。第１はオペレーレティングシステムでの使い方であり
、仮想記憶や、ジョブ切替時に発生するジョブ単位のロ
ールイン／ロールアウトが該当する。この場合、ユーザ
プログラムの実行と並行して行いたいため、一般に非同
期命令（スタートＩ１０命令）により拡張記憶装置を起
動する。第２はユーザプログラムでの使い方であり、ワ
ークファイルが該当する。この場合、即時性が要求され
るため、一般に同期命令（ＭＯＶＥ命令）により拡張記
憶装置を起動する。
おいて、拡張記憶装置の使い方には大別して２通りある
。第１はオペレーレティングシステムでの使い方であり
、仮想記憶や、ジョブ切替時に発生するジョブ単位のロ
ールイン／ロールアウトが該当する。この場合、ユーザ
プログラムの実行と並行して行いたいため、一般に非同
期命令（スタートＩ１０命令）により拡張記憶装置を起
動する。第２はユーザプログラムでの使い方であり、ワ
ークファイルが該当する。この場合、即時性が要求され
るため、一般に同期命令（ＭＯＶＥ命令）により拡張記
憶装置を起動する。
ところで、この２通りの使い方を採用した場合、非同期
命令によるデータ転送実行中にユーザプロダラムから同
期命令で起動するケースが生じる。
命令によるデータ転送実行中にユーザプロダラムから同
期命令で起動するケースが生じる。
このような場合、従来は、非同期命令によるデータ転送
終了まで待った後、同期命令により起動することとして
いた。
終了まで待った後、同期命令により起動することとして
いた。
なお、拡張記憶装置を同期命令と非同期命令により動作
させることについては、例えば特開昭５８−９２７６号
公報に記載されている。
させることについては、例えば特開昭５８−９２７６号
公報に記載されている。
上記従来技術では、拡張記憶装置に対し、非同期命令に
よるデータ転送実行中には同期命令により起動すること
ができなかった＼め、同期命令で要求される即時性の点
で問題があった。
よるデータ転送実行中には同期命令により起動すること
ができなかった＼め、同期命令で要求される即時性の点
で問題があった。
本発明の目的は、拡張記憶装置を同期命令および非同期
命令により動作させると共に同期命令の即時性をそこな
わない記憶装置間データ転送制御方式を提供することに
ある。
命令により動作させると共に同期命令の即時性をそこな
わない記憶装置間データ転送制御方式を提供することに
ある。
〔問題点を解決するための手段〕
本発明は、同期命令および非同期命令により拡張記憶装
置と主記憶装置との間でデータ転送を行うことにあたり
、同期命令用および非同期命令用に別々のデータ転送制
御レジスタ、あるいはデータ転送制御レジスタとその退
避用レジスタを設ける。
置と主記憶装置との間でデータ転送を行うことにあたり
、同期命令用および非同期命令用に別々のデータ転送制
御レジスタ、あるいはデータ転送制御レジスタとその退
避用レジスタを設ける。
例えば同期命令用および非同期命令用に別々のデータ転
送制御レジスタを設ける場合、非同期命令により起動が
か＼ると、非同期命令用データ転送制御レジスタを使用
してデータ転送を実行する。
送制御レジスタを設ける場合、非同期命令により起動が
か＼ると、非同期命令用データ転送制御レジスタを使用
してデータ転送を実行する。
この非同期命令によるデータ転送中に同期命令による起
動要求が発行されると、非同期命令用データ転送制御レ
ジスタをその時の状態に保持して非同期命令によるデー
タ転送を一時中断し、同期命令用データ転送制御レジス
タを使用して同期命令によるデータ転送を実行する。そ
して、この同期命令によるデータ転送終了後、再び非同
期命令用データ転送制御レジスタを使用して非同期命令
によるデータ転送を続行する。
動要求が発行されると、非同期命令用データ転送制御レ
ジスタをその時の状態に保持して非同期命令によるデー
タ転送を一時中断し、同期命令用データ転送制御レジス
タを使用して同期命令によるデータ転送を実行する。そ
して、この同期命令によるデータ転送終了後、再び非同
期命令用データ転送制御レジスタを使用して非同期命令
によるデータ転送を続行する。
このように、同期命令用および非同期命令用に別々のデ
ータ転送制御レジスタを設けることにより、任意のポイ
ントで非同期命令のデータ転送を中断させることが可能
となる。よって非同期命令のデータ転送中に同期命令が
発行された場合、実行中のデータ転送を中断して同期命
令を実行し、これが終了した後に非同期命令によるデー
タ転送を再開させることで、同期命令の処理時間を最短
にできる。なお、データ転送制御レジスタとその退避レ
ジスタを設ける場合には、中断した時の非同期命令の制
御情報を退避レジスタに退避して、同期命令の制御情報
をデータ転送制御レジスタに設定し、同期命令によるデ
ータ転送終了後、退避しておいた非同期命令の制御情報
をデータ転送制御レジスタに再設定すればよい。
ータ転送制御レジスタを設けることにより、任意のポイ
ントで非同期命令のデータ転送を中断させることが可能
となる。よって非同期命令のデータ転送中に同期命令が
発行された場合、実行中のデータ転送を中断して同期命
令を実行し、これが終了した後に非同期命令によるデー
タ転送を再開させることで、同期命令の処理時間を最短
にできる。なお、データ転送制御レジスタとその退避レ
ジスタを設ける場合には、中断した時の非同期命令の制
御情報を退避レジスタに退避して、同期命令の制御情報
をデータ転送制御レジスタに設定し、同期命令によるデ
ータ転送終了後、退避しておいた非同期命令の制御情報
をデータ転送制御レジスタに再設定すればよい。
以下、本発明の一実施例について図面により詳細に説明
する。
する。
第２図は主記憶装置とその拡張記憶装置を有する情報処
理装置の全体構成を示したものである。
理装置の全体構成を示したものである。
拡張記憶装置５１は処理装置５２に接続されると共に主
記憶装置５３を介して主記憶装置５４に接続されている
。この拡張記憶装置５１はデータ転送を制御する拡張記
憶制御部５１Ａとデータを記憶する拡張記憶部５１Ｂと
に大別され、拡張記憶制御部５１Ａが処理装置５２から
、同期命令のデータ転送制御情報（主記憶先頭ブロック
アドレス、拡張記憶先頭ブロックアドレス、転送ブロッ
ク数、および動作モード）、あるいは非同期命令のデー
タ転送制御情報が格納されている主記憶アドレス、およ
び起動信号を受は取り、拡張記憶部５１Ｂと主記憶制御
装置！５３を介し主記憶装置５４との間でデータ転送を
制御する。
記憶装置５３を介して主記憶装置５４に接続されている
。この拡張記憶装置５１はデータ転送を制御する拡張記
憶制御部５１Ａとデータを記憶する拡張記憶部５１Ｂと
に大別され、拡張記憶制御部５１Ａが処理装置５２から
、同期命令のデータ転送制御情報（主記憶先頭ブロック
アドレス、拡張記憶先頭ブロックアドレス、転送ブロッ
ク数、および動作モード）、あるいは非同期命令のデー
タ転送制御情報が格納されている主記憶アドレス、およ
び起動信号を受は取り、拡張記憶部５１Ｂと主記憶制御
装置！５３を介し主記憶装置５４との間でデータ転送を
制御する。
第１図は本発明を適用した場合の上記拡張記憶制御部５
１Ａの一実施例の詳細図である。なお、第１図では説明
を簡単化するためにデータ系は省略しである。
１Ａの一実施例の詳細図である。なお、第１図では説明
を簡単化するためにデータ系は省略しである。
第１図において、１は全体の制御部、２は主記憶起動部
、３は拡張記憶起動部である。１００は非同期命令用デ
ータ転送制御レジスタであり、主記憶ブロックアドレス
レジスタ１２、拡張記憶ブロックアドレスレジスタ１３
、転送ブロック数レジスタ１４、および動作モードレジ
スタ１５よりなる、２００は同期命令用データ転送制御
レジスタであり、同様に主記憶ブロックアドレスレジス
タ１６、拡張記憶ブロックアドレスレジスタ１７、転送
ブロック数レジスタ１８、および動作モードレジスタ１
９よりなる。１１は非同期命令によるデータ転送制御情
報の格納されている主記憶アドレスを格納するコマンド
アドレスレジスタである。
、３は拡張記憶起動部である。１００は非同期命令用デ
ータ転送制御レジスタであり、主記憶ブロックアドレス
レジスタ１２、拡張記憶ブロックアドレスレジスタ１３
、転送ブロック数レジスタ１４、および動作モードレジ
スタ１５よりなる、２００は同期命令用データ転送制御
レジスタであり、同様に主記憶ブロックアドレスレジス
タ１６、拡張記憶ブロックアドレスレジスタ１７、転送
ブロック数レジスタ１８、および動作モードレジスタ１
９よりなる。１１は非同期命令によるデータ転送制御情
報の格納されている主記憶アドレスを格納するコマンド
アドレスレジスタである。
コマンドアドレスレジスタ１１の主記憶アドレスにもと
づき、主記憶制御装置５３を介して主記憶装置５４より
送られてくる非同期命令用のデータ転送制御情報３４は
、セレクタ２１を介して非同期命令用データ転送制御レ
ジスタ１００の各レジスタ１２〜１５に格納される。同
様に、処理装置５２からのデータ転送制御情報３１は、
セレクタ２２を介して同期命令用データ転送制御レジス
タ２００の各レジスタ１６〜１９に格納される。
づき、主記憶制御装置５３を介して主記憶装置５４より
送られてくる非同期命令用のデータ転送制御情報３４は
、セレクタ２１を介して非同期命令用データ転送制御レ
ジスタ１００の各レジスタ１２〜１５に格納される。同
様に、処理装置５２からのデータ転送制御情報３１は、
セレクタ２２を介して同期命令用データ転送制御レジス
タ２００の各レジスタ１６〜１９に格納される。
この同期命令用および非同期命令用のデータ転送制御レ
ジスタ１００，２００の出力はセレクタ２３〜２６によ
りいずれか一方が選択され、主記憶ブロックアドレス３
５、拡張記憶ブロックアドレス３６、転送残ブロック数
３７および動作モード３８となる。データ転送動作時、
アドレス３５゜３６、ブロック数３７はセレクタ２７で
選択され、加減算器２８で加減算された後、セレクタ２
１゜２２を介して非同期命令用／同期命令用データ転送
制御レジスタ１００あるいは２００の該当レジスタに戻
される。
ジスタ１００，２００の出力はセレクタ２３〜２６によ
りいずれか一方が選択され、主記憶ブロックアドレス３
５、拡張記憶ブロックアドレス３６、転送残ブロック数
３７および動作モード３８となる。データ転送動作時、
アドレス３５゜３６、ブロック数３７はセレクタ２７で
選択され、加減算器２８で加減算された後、セレクタ２
１゜２２を介して非同期命令用／同期命令用データ転送
制御レジスタ１００あるいは２００の該当レジスタに戻
される。
制御部１は処理装置５２からの起動信号３２により主記
憶起動部２および拡張記憶起動部３を起動する。主記憶
起動部２は主記憶ブロックアドレス３５にブロック内ア
ドレスを加えて主記憶アドレス４０とし、主記憶制御袋
！！５３を介して主記憶族！５４を起動する。拡張記憶
起動部３は、同様に拡張記憶ブロックアドレス３６にブ
ロック内アドレスを加えて拡張記憶アドレス４１とし、
拡張記憶部５１Ｂを起動する。
憶起動部２および拡張記憶起動部３を起動する。主記憶
起動部２は主記憶ブロックアドレス３５にブロック内ア
ドレスを加えて主記憶アドレス４０とし、主記憶制御袋
！！５３を介して主記憶族！５４を起動する。拡張記憶
起動部３は、同様に拡張記憶ブロックアドレス３６にブ
ロック内アドレスを加えて拡張記憶アドレス４１とし、
拡張記憶部５１Ｂを起動する。
以下、第２図の動作を、同期命令による動作、非同期命
令による動作、非同期命令によるデータ転送中の同期命
令による起動に大別して説明する。
令による動作、非同期命令によるデータ転送中の同期命
令による起動に大別して説明する。
（１）同期命令による動作
起動に先たち、処理装置５２からのデータ転送制御情報
３１（主記憶先頭ブロックアドレス、拡張記憶先頭ブロ
ックアドレス、転送ブロック数、および動作モード）を
同期命令用の制御レジスタ２００の主記憶ブロックアド
レスレジスタ１６、拡張記憶ブロックアドレスレジスタ
１７、転送ブロック数レジスタ１８、および動作モード
レジスタ１９にそれぞれ格納する０本実施例ではブロッ
ク単位のデータ転送を行うとしているので、アドレスお
よび転送データ量はブロックアドレスおよびブロック数
で指定する。
３１（主記憶先頭ブロックアドレス、拡張記憶先頭ブロ
ックアドレス、転送ブロック数、および動作モード）を
同期命令用の制御レジスタ２００の主記憶ブロックアド
レスレジスタ１６、拡張記憶ブロックアドレスレジスタ
１７、転送ブロック数レジスタ１８、および動作モード
レジスタ１９にそれぞれ格納する０本実施例ではブロッ
ク単位のデータ転送を行うとしているので、アドレスお
よび転送データ量はブロックアドレスおよびブロック数
で指定する。
データ転装制御情報３１を格納した後、処理装置１５２
は起動信号３２により同期形の起動を制御部１に指示す
る。起動を受けた制御部１はセレクタ２３〜２６を操作
して同期命令用制御レジスタ２００を選択せしめる。つ
いで動作モード３８を参照して主記憶起動部２および拡
張記憶起動部３に１ブロック分の読出しあるいは書込み
動作を起動する。すなわち、動作モードが主記憶装置５
４から拡張記憶部５１Ｂへのデータ転送を示していれば
、主記憶起動部２゛には読出し動作を、拡張記憶起動部
３には書込み動作を起動する。動作モードが拡張記憶部
５１Ｂから主記憶装置５４へのデータ転送を示していれ
ば、拡張記憶起動部３には読出し動作を主記憶起動部２
には書込み動作を起動する０次に制御部１は次ブロック
のデータ転送の準備を行う。
は起動信号３２により同期形の起動を制御部１に指示す
る。起動を受けた制御部１はセレクタ２３〜２６を操作
して同期命令用制御レジスタ２００を選択せしめる。つ
いで動作モード３８を参照して主記憶起動部２および拡
張記憶起動部３に１ブロック分の読出しあるいは書込み
動作を起動する。すなわち、動作モードが主記憶装置５
４から拡張記憶部５１Ｂへのデータ転送を示していれば
、主記憶起動部２゛には読出し動作を、拡張記憶起動部
３には書込み動作を起動する。動作モードが拡張記憶部
５１Ｂから主記憶装置５４へのデータ転送を示していれ
ば、拡張記憶起動部３には読出し動作を主記憶起動部２
には書込み動作を起動する０次に制御部１は次ブロック
のデータ転送の準備を行う。
すなわち、レジスタ１６．１７．１８の主記憶ブロック
アドレス、拡張記憶ブロックアドレス、転送残ブロック
数を更新する。まず、セレクタ２７を操作して主記憶ブ
ロックアドレス３５を選択し、加減算器２８により＋１
する１次にセレクタ２２を操作して加減算器出力を選択
せしめ、加算結果を主記憶ブロックアドレスレジスタ１
６に格納する。同様の手順で拡張記憶ブロックアドレス
３６を＋１し、拡張記憶ブロックアドレスレジスタ１７
に格納する。転送残ブロック数３７は−１とし、転送ブ
ロック数レジスタ１８に格納する。
アドレス、拡張記憶ブロックアドレス、転送残ブロック
数を更新する。まず、セレクタ２７を操作して主記憶ブ
ロックアドレス３５を選択し、加減算器２８により＋１
する１次にセレクタ２２を操作して加減算器出力を選択
せしめ、加算結果を主記憶ブロックアドレスレジスタ１
６に格納する。同様の手順で拡張記憶ブロックアドレス
３６を＋１し、拡張記憶ブロックアドレスレジスタ１７
に格納する。転送残ブロック数３７は−１とし、転送ブ
ロック数レジスタ１８に格納する。
主記憶起動部２では１ブロック分のデータ転送の起動を
受けると、主記憶ブロックアドレス３５に内部で発生さ
せたブロック内アドレスを加えて主記憶アドレス４０と
し、主記憶制御装置５３を介して主記憶装置５４を起動
しデータの授受を行う。次にブロック内アドレスを更新
して主記憶装置５４を起動する０以上を繰り返して１ブ
ロック分のデータ転送が終了すると、制御部１に終了報
告を行う、拡張記憶起動部３も同様の動作を行い、拡張
記憶部５１Ｂとのデータの授受を行う。
受けると、主記憶ブロックアドレス３５に内部で発生さ
せたブロック内アドレスを加えて主記憶アドレス４０と
し、主記憶制御装置５３を介して主記憶装置５４を起動
しデータの授受を行う。次にブロック内アドレスを更新
して主記憶装置５４を起動する０以上を繰り返して１ブ
ロック分のデータ転送が終了すると、制御部１に終了報
告を行う、拡張記憶起動部３も同様の動作を行い、拡張
記憶部５１Ｂとのデータの授受を行う。
以上の如く主記憶起動部２および拡張記憶起動部３を動
作させて、主記憶装置５４から読出したデータを拡張記
憶部５１Ｂに書込むか、あるいは拡張記憶部５１Ｂから
読出したデータを主記憶装置５４に書込む、制御部１で
は主記憶起動部２および拡張記憶起動部３からの終了報
告を受けると、転送残ブロック数３７をテストし、これ
がゼロであれば処理装置５２に終了報告信号３３により
終了報告し、動作を終了する。
作させて、主記憶装置５４から読出したデータを拡張記
憶部５１Ｂに書込むか、あるいは拡張記憶部５１Ｂから
読出したデータを主記憶装置５４に書込む、制御部１で
は主記憶起動部２および拡張記憶起動部３からの終了報
告を受けると、転送残ブロック数３７をテストし、これ
がゼロであれば処理装置５２に終了報告信号３３により
終了報告し、動作を終了する。
転送残ブロック数３７がゼロ以外であれば、主記憶起動
部２および拡張記憶部３に１ブロック分のデータ転送を
再び起動し、これを転送残ブロック３７がゼロになるま
で繰り返す。
部２および拡張記憶部３に１ブロック分のデータ転送を
再び起動し、これを転送残ブロック３７がゼロになるま
で繰り返す。
（２）非同期命令による動作
非同期命令では一般のスタートＩ１０命令の手続きをと
る。すなわち、処理装置５２はデータ転送制御情報の格
納されている主記憶アドレスをコマンドアドレスレジス
タ１１に格納した後、起動信号３２により非同期型の起
動を制御部１に指示する。制御部１では主記憶起動部２
を起動し、コマンドアドレス３９を主記憶アドレス４０
として、データ転送制御情報３４を主記憶装置５４より
読出する。これを非同期命令用制御レジスタ１００の主
記憶ブロックアドレスレジスタ１２、拡張記憶ブロック
アドレスレジスタ１３、転送ブロック数レジスタ１４お
よび動作モードレジスタ１５に格納する１次にセレクタ
２３〜２６を操作し非同期命令用制御レジスタ１００を
選択せしめる。これ以降は非同期命令用制御レジスタ１
００を用いて、同期命令と同様の動作で主記憶装置１５
４と拡張記憶部５１Ｂとの間のデータ転送を行う。
る。すなわち、処理装置５２はデータ転送制御情報の格
納されている主記憶アドレスをコマンドアドレスレジス
タ１１に格納した後、起動信号３２により非同期型の起
動を制御部１に指示する。制御部１では主記憶起動部２
を起動し、コマンドアドレス３９を主記憶アドレス４０
として、データ転送制御情報３４を主記憶装置５４より
読出する。これを非同期命令用制御レジスタ１００の主
記憶ブロックアドレスレジスタ１２、拡張記憶ブロック
アドレスレジスタ１３、転送ブロック数レジスタ１４お
よび動作モードレジスタ１５に格納する１次にセレクタ
２３〜２６を操作し非同期命令用制御レジスタ１００を
選択せしめる。これ以降は非同期命令用制御レジスタ１
００を用いて、同期命令と同様の動作で主記憶装置１５
４と拡張記憶部５１Ｂとの間のデータ転送を行う。
（３）非同期命令によるデータ転送中の同期命令による
起動 非同期命令によるデータ転送では非同期命令用制御レジ
スタ１００を使っており、同期命令用制御レジスタ２０
は使用していない、よって。
起動 非同期命令によるデータ転送では非同期命令用制御レジ
スタ１００を使っており、同期命令用制御レジスタ２０
は使用していない、よって。
非同期命令によるデータ転送中であっても、処理装置５
２はデータ転送制御情報３１を同期命令用制御レジスタ
２００に格納し、その後同期型の起動をすることができ
る。起動をうけた制御部１では主記憶起動部２および拡
張記憶起動部３からの現在実行中の１ブロック分のデー
タ転送の終了報告を待ち、これを受けると非同期命令に
よるデータ転送を中断せしめる０次にセレクタ２３〜２
６を操作して同期命令用制御レジスタ２００を選択し、
該制御レジスタ２００によるデータ転送を実行せしめる
。指定された転送ブロック数のデータ転送が終了すると
、制御部１は処理装置５２に終了報告した後、セレクタ
２３〜２６を操作して非同期命令用制御レジスタ１００
を選択し、非同期命令によるデータ転送を再開せしめる
６非同期命令用制御レジスタ１００には中断した時の制
御情報がそのま＼残っているので、セレクタ２３〜２６
の操作だけで処理を再開できる。
２はデータ転送制御情報３１を同期命令用制御レジスタ
２００に格納し、その後同期型の起動をすることができ
る。起動をうけた制御部１では主記憶起動部２および拡
張記憶起動部３からの現在実行中の１ブロック分のデー
タ転送の終了報告を待ち、これを受けると非同期命令に
よるデータ転送を中断せしめる０次にセレクタ２３〜２
６を操作して同期命令用制御レジスタ２００を選択し、
該制御レジスタ２００によるデータ転送を実行せしめる
。指定された転送ブロック数のデータ転送が終了すると
、制御部１は処理装置５２に終了報告した後、セレクタ
２３〜２６を操作して非同期命令用制御レジスタ１００
を選択し、非同期命令によるデータ転送を再開せしめる
６非同期命令用制御レジスタ１００には中断した時の制
御情報がそのま＼残っているので、セレクタ２３〜２６
の操作だけで処理を再開できる。
本実施例では、非同期命令によるデータ転送中に同期命
令による起動を可能にする手段として、データ転送制御
レジスタを同期命令用／非同期命令用の２組設けている
が、他の手段でも良い１例えば非同期命令によるデータ
転送を中断した時の制御情報を退避するレジスタを設け
、再開時に退避した制御情報を制御レジスタに再設定し
ても良く、さらに退避レジスタのかわりに主記憶の記憶
エリアあるいは拡張記憶のエリアを用いても良い。
令による起動を可能にする手段として、データ転送制御
レジスタを同期命令用／非同期命令用の２組設けている
が、他の手段でも良い１例えば非同期命令によるデータ
転送を中断した時の制御情報を退避するレジスタを設け
、再開時に退避した制御情報を制御レジスタに再設定し
ても良く、さらに退避レジスタのかわりに主記憶の記憶
エリアあるいは拡張記憶のエリアを用いても良い。
本実施例によれば、非同期命令によるデータ転送中に同
期命令のデータ転送制御情報を制御レジスタに格納でき
るうえ、非同期命令から同期命令への移行および非同期
命令への復帰がセレクタの操作だけでよいことから、同
期命令／非同期命令いずれもその処理時間が最短となる
うえ、制御も簡単である。
期命令のデータ転送制御情報を制御レジスタに格納でき
るうえ、非同期命令から同期命令への移行および非同期
命令への復帰がセレクタの操作だけでよいことから、同
期命令／非同期命令いずれもその処理時間が最短となる
うえ、制御も簡単である。
〔発明の効果〕
以上の説明から明らかな如く、本発明によれば次の効果
が得られる。
が得られる。
（１）非同期命令によるデータ転送中に同期命令による
起動が発行されると、実行中のデータ転送を一時中断し
て同期命令によるデータ転送を実行するので、即時性の
要求される同期命令によるデータ転送が短時間で処理で
きる。
起動が発行されると、実行中のデータ転送を一時中断し
て同期命令によるデータ転送を実行するので、即時性の
要求される同期命令によるデータ転送が短時間で処理で
きる。
（２）非同期命令によるデータ転送中でも同期命令を発
行できるので、同期命令の発行手続きが簡単になる。
行できるので、同期命令の発行手続きが簡単になる。
第１図は本発明の一実施例を示す図、第２図は本発明で
対象とする情報処理装置の全体ブロック図である。 １・・・制御部、 ２・・・主記憶起動部、 ３・・・
拡張記憶起動部、 １１・・・コマンドアドレスレジス
タ、 １２．１６・・・主記憶ブロックアドレスレジス
タ、 １３，１７・・・拡張記憶ブロックアドレスレ
ジスタ、 １４，１８・・・転送ブロック数レジスタ
、 １５．１９・・・動作モードレジスタ、５１・・
・拡張記憶装置、 ５２・・・処理装置。 ５４・・・主記憶装置、 １００・・・非同期命令用
データ転送制御レジスタ、 ２００・・・同期命令用
データ転送制御レジスタ。
対象とする情報処理装置の全体ブロック図である。 １・・・制御部、 ２・・・主記憶起動部、 ３・・・
拡張記憶起動部、 １１・・・コマンドアドレスレジス
タ、 １２．１６・・・主記憶ブロックアドレスレジス
タ、 １３，１７・・・拡張記憶ブロックアドレスレ
ジスタ、 １４，１８・・・転送ブロック数レジスタ
、 １５．１９・・・動作モードレジスタ、５１・・
・拡張記憶装置、 ５２・・・処理装置。 ５４・・・主記憶装置、 １００・・・非同期命令用
データ転送制御レジスタ、 ２００・・・同期命令用
データ転送制御レジスタ。
Claims (1)
- （１）主記憶装置とその拡張記憶装置を具備し、同期命
令および非同期命令により前記主記憶装置と拡張記憶装
置との間でデータ転送を行う情報処理装置において、デ
ータ転送制御情報を格納する手段を２組設け、非同期命
令によるデータ転送実行中に同期命令によるデータ転送
要求が発行されると、その時の非同期命令のデータ転送
制御情報を一方の格納手段に保持して該非同期命令によ
るデータ転送を一時中断すると共に、同期命令によるデ
ータ転送制御情報を他方の格納手段に設定して該同期命
令によるデータ転送を実行し、それが終了すると、前記
保持しておいたデータ転送制御情報にもとづいて非同期
命令によるデータ転送を再開することを特徴とする記憶
装置間データ転送方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208794A JPS6364144A (ja) | 1986-09-04 | 1986-09-04 | 記憶装置間デ−タ転送方式 |
| DE19873726168 DE3726168A1 (de) | 1986-09-04 | 1987-08-06 | Verfahren und vorrichtung zur steuerung der datenuebertragung zwischen speichern eines datenverarbeitungssystems |
| US07/083,662 US4821172A (en) | 1986-09-04 | 1987-08-10 | Apparatus for controlling data transfer between storages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208794A JPS6364144A (ja) | 1986-09-04 | 1986-09-04 | 記憶装置間デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364144A true JPS6364144A (ja) | 1988-03-22 |
Family
ID=16562225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208794A Pending JPS6364144A (ja) | 1986-09-04 | 1986-09-04 | 記憶装置間デ−タ転送方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4821172A (ja) |
| JP (1) | JPS6364144A (ja) |
| DE (1) | DE3726168A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281348A (ja) * | 1989-04-24 | 1990-11-19 | Nec Corp | 記憶装置間のデータ移送方式 |
| JPH036754A (ja) * | 1989-06-05 | 1991-01-14 | Fujitsu Ltd | データ転送制御方式 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
| JP2965987B2 (ja) * | 1988-02-22 | 1999-10-18 | 株式会社日立製作所 | データ処理システム |
| JP3005626B2 (ja) * | 1988-09-21 | 2000-01-31 | 株式会社日立製作所 | データ処理システムおよびデータ転送方法 |
| US5187779A (en) * | 1989-08-11 | 1993-02-16 | Micral, Inc. | Memory controller with synchronous processor bus and asynchronous i/o bus interfaces |
| JPH03288934A (ja) * | 1990-04-05 | 1991-12-19 | Fujitsu Ltd | 仮想計算機システムにおけるデータ転送制御方式 |
| US5269009A (en) * | 1990-09-04 | 1993-12-07 | International Business Machines Corporation | Processor system with improved memory transfer means |
| JPH04305741A (ja) * | 1991-04-02 | 1992-10-28 | Nec Corp | データベース入出力制御方式 |
| US5339395A (en) * | 1992-09-17 | 1994-08-16 | Delco Electronics Corporation | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode |
| JP2683489B2 (ja) * | 1993-08-11 | 1997-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ転送制御装置 |
| US6748502B2 (en) * | 2001-01-12 | 2004-06-08 | Hitachi, Ltd. | Virtual volume storage |
| US7134139B2 (en) * | 2002-02-12 | 2006-11-07 | International Business Machines Corporation | System and method for authenticating block level cache access on network |
| JP4393762B2 (ja) * | 2002-12-19 | 2010-01-06 | 株式会社日立製作所 | データベース処理方法及び装置並びにその処理プログラム |
| JP4290975B2 (ja) * | 2002-12-19 | 2009-07-08 | 株式会社日立製作所 | データベース処理方法及び装置並びにその処理プログラム及びディザスタリカバリ方法及びシステム |
| JP4301849B2 (ja) * | 2003-03-31 | 2009-07-22 | 株式会社日立製作所 | 情報処理方法及びその実施システム並びにその処理プログラム並びにディザスタリカバリ方法およびシステム並びにその処理を実施する記憶装置およびその制御処理方法 |
| JP4452533B2 (ja) | 2004-03-19 | 2010-04-21 | 株式会社日立製作所 | システムおよび記憶装置システム |
| US9329840B1 (en) | 2005-12-30 | 2016-05-03 | The Mathworks, Inc. | Graphical programming of custom device drivers |
| US10884712B1 (en) | 2005-12-30 | 2021-01-05 | The Mathworks, Inc. | Component-based framework for generating device driver model elements |
| KR101541349B1 (ko) * | 2013-11-19 | 2015-08-05 | 주식회사 윈스 | 고성능 네트워크 장비의 패킷 전달 시스템 및 그 전달 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113162A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | High-speed external storage device |
| JPS589276A (ja) * | 1981-07-02 | 1983-01-19 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | デ−タ処理システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999163A (en) * | 1974-01-10 | 1976-12-21 | Digital Equipment Corporation | Secondary storage facility for data processing systems |
| US4229790A (en) * | 1978-10-16 | 1980-10-21 | Denelcor, Inc. | Concurrent task and instruction processor and method |
| US4325120A (en) * | 1978-12-21 | 1982-04-13 | Intel Corporation | Data processing system |
| JPS59167761A (ja) * | 1983-03-14 | 1984-09-21 | Hitachi Ltd | 計算機システム |
-
1986
- 1986-09-04 JP JP61208794A patent/JPS6364144A/ja active Pending
-
1987
- 1987-08-06 DE DE19873726168 patent/DE3726168A1/de active Granted
- 1987-08-10 US US07/083,662 patent/US4821172A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113162A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | High-speed external storage device |
| JPS589276A (ja) * | 1981-07-02 | 1983-01-19 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | デ−タ処理システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281348A (ja) * | 1989-04-24 | 1990-11-19 | Nec Corp | 記憶装置間のデータ移送方式 |
| JPH036754A (ja) * | 1989-06-05 | 1991-01-14 | Fujitsu Ltd | データ転送制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4821172A (en) | 1989-04-11 |
| DE3726168A1 (de) | 1988-03-17 |
| DE3726168C2 (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
| JP2003345406A (ja) | 制御装置 | |
| JPS58151663A (ja) | システムフアイルの切替方式 | |
| JPS6314241A (ja) | メモリ拡張方式 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JPH02139630A (ja) | オンラインタスク入替え装置 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS5933558A (ja) | 情報処理装置 | |
| JPH02189632A (ja) | 情報処理装置 | |
| JPH1195825A (ja) | 数値制御プログラムの実行方法 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPS58225469A (ja) | マルチプロセツサ制御方式 | |
| JPH06169323A (ja) | パケット交換モジュールの現用／予備切り替え処理方式 | |
| JPH07200453A (ja) | データ処理装置 | |
| JPH07104781B2 (ja) | マイクロプログラム制御方式 | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPH0359729A (ja) | 通信装置 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPH06222935A (ja) | 情報処理装置および情報処理装置によるタスク切替方法 | |
| JPH05224986A (ja) | シンボリックデバッガ | |
| JPS6212535B2 (ja) | ||
| JP2000040010A (ja) | 異常状態復帰装置 | |
| JPS6347861A (ja) | 電子計算機の入出力制御方法 |