JPH06169323A - パケット交換モジュールの現用/予備切り替え処理方式 - Google Patents

パケット交換モジュールの現用/予備切り替え処理方式

Info

Publication number
JPH06169323A
JPH06169323A JP4067805A JP6780592A JPH06169323A JP H06169323 A JPH06169323 A JP H06169323A JP 4067805 A JP4067805 A JP 4067805A JP 6780592 A JP6780592 A JP 6780592A JP H06169323 A JPH06169323 A JP H06169323A
Authority
JP
Japan
Prior art keywords
packet switching
switching module
module
memory
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4067805A
Other languages
English (en)
Inventor
Toshiharu Sugai
敏晴 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13355539&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06169323(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP4067805A priority Critical patent/JPH06169323A/ja
Publication of JPH06169323A publication Critical patent/JPH06169323A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【目的】マルチプロセッサ型パケット交換システムにお
いて、パケットの呼を切断することなく、パケット交換
モジュールの現用/予備の切り替えを行う。 【構成】二重化されたパケット交換モジュールの現用と
予備を切り替える場合、処理装置113のメモリ複写指
示部113aによって、現用のパケット交換モジュール
11のメモリ114の内容を予備のパケット交換モジュ
ール12のメモリ124に複写し呼状態を引き継ぐ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパケット交換システムの
パケット交換モジュールの現用/予備切り替え処理方式
に関する。
【0002】
【従来の技術】従来のマルチプロセッサ型パケット交換
システムのパケット交換モジュールの現用/予備切り替
え処理方式について図3,図4を参照して説明する。
【0003】パケット交換システムは、パケット交換プ
ログラム315とこのプログラムが使用する固定データ
領域318及び可変データ領域319とシステム制御プ
ログラム316とを格納するメモリ314を有し、この
各プログラムによって処理を実行する処理装置313と
システムバス接続装置311と内部バス312とを具備
するパケット交換モジュール31と、一方をこのパケッ
ト交換モジュールの内部バス312に接続し他方を回線
34に接続する回線接続装置33と、パケット交換モジ
ュール間を接続するシステムバス2とを含む。なお、パ
ケット交換モジュール31はパケット交換モジュール3
2と二重化されるが、このパケット交換モジュール32
の構成はパケット交換モジュール31と同様なので、説
明を省略する。
【0004】各パケット交換モジュールのシステム制御
プログラムは、現用として動作するパケット交換モジュ
ール31と予備として動作するパケット交換モジュール
32を決定する。処理装置313及び処理装置323が
各々動作する為に、メモリ314及びメモリ324には
プログラム領域と固定データ領域と可変データ領域を持
つ。処理装置313と処理装置323は非同期で動作す
る為、プログラム領域と固定データ領域の内容は同一で
あるが可変データ領域はメモリ314とメモリ324で
内容が異なる。
【0005】パケット交換モジュール31とパケット交
換モジュール32の現用/予備を切り替える、即ち、現
用として動作するパケット交換モジュールをパケット交
換モジュール32とし、予備として動作するパケット交
換モジュールをパケット交換モジュール31に切り替え
る時は、パケット交換モジュール31及びパケット交換
モジュール32のシステム制御プログラムが処理装置3
13及び処理装置323のリセットを行った後、パケッ
ト交換モジュール32に対しては現用として、パケット
交換モジュール31に対しては予備として動作する為の
準備を開始する。
【0006】パケット交換モジュール32が現用として
動作を開始すると回線接続装置33は、回線をパケット
交換モジュール31からパケット交換モジュール32に
接続替えを行う。パケット交換モジュール32及びパケ
ット交換モジュール31では可変データ領域の初期設定
を行い、尚且つパケット交換モジュール32では回線接
続装置33の初期設定を行い、それぞれの動作を開始す
る。
【0007】
【発明が解決しようとする課題】この従来のマルチプロ
セッサ型パケット交換システムのパケット交換モジュー
ルの現用/予備切り替え処理方式では、パケット交換モ
ジュール31及びパケット交換モジュール32のそれぞ
れのメモリの可変データ領域を現用/予備切り替え時に
初期設定するので、メモリ314の可変データ領域31
9の内容をメモリ324の可変データ領域329へ引き
継ぐことができない為、可変データ領域に記憶されてい
るパケットの呼の状態やパケットの呼毎に決定する様な
情報は全て初期設定されパケットの呼を切断せずにパケ
ット交換モジュールの現用/予備の切り替えができない
という問題点があった。
【0008】
【課題を解決するための手段】本発明のパケット交換モ
ジュールの現用/予備切り替え処理方式は、パケット交
換プログラムとこのプログラムが使用する固定データ及
び可変データとシステム制御プログラムとを格納するメ
モリを有し、前記各プログラムによって処理を実行する
処理装置とシステムバス接続装置と内部バスとを具備す
る二重化されたパケット交換モジュールと、一方をこの
二重化されたパケット交換モジュールのそれぞれの内部
バスに接続し他方を回線に接続する回線接続装置と、前
記パケット交換モジュール間を接続するシステムバスと
を含むパケット交換システムにおいて、前記二重化され
たパケット交換モジュールの現用と予備を切り替える場
合、前記処理装置によって、現用の前記パケット交換モ
ジュールのメモリの内容を前記システムバスを介し予備
の前記パケット交換モジュールのメモリに複写し、呼状
態を引き継ぐ構成である。
【0009】
【実施例】次に本発明について図面を参照して説明す
る。
【0010】図1は本発明の一実施例のマルチプロセッ
サ型パケット交換システムの構成図であり、図2はその
メモリ構成図である。図1及び図2において、パケット
交換システムは、パケット交換プログラム115とこの
プログラムが使用する固定データ領域118及び可変デ
ータ領域119とシステム制御プログラム116とを格
納するメモリ114を有し、この各プログラムによって
処理を実行する処理装置113とシステムバス接続装置
111と内部バス112とを具備するパケット交換モジ
ュール11と、一方をこのパケット交換モジュールの内
部バス112に接続し他方を回線14に接続する回線接
続装置13と、パケット交換モジュール間を接続するシ
ステムバス2とを含む。処理装置113は、現用のパケ
ット交換モジュールのメモリ内容を予備のパケット交換
モジュールのメモリに複写するためのメモリ複写指示部
113aを備える。なお、パケット交換モジュール11
はパケット交換モジュール12と二重化されるが、この
パケット交換モジュール12の構成はパケット交換モジ
ュール11と同様なので、説明を省略する。
【0011】パケット交換モジュールの現用/予備切り
替えを行う際に切り替え対象パケット交換モジュール1
1,12のシステム制御プログラム116,126はシ
ステムバス接続装置に対し、図示しない切り替え対象以
外のパケット交換モジュールからの情報の受信を保留
し、且つ、回線接続装置13に対し回線からの入力規制
を指示する。
【0012】また、他の各パケット交換モジュールのシ
ステム制御プログラムはパケット交換モジュール11,
12の現用/予備の切り替えが完了する迄、切り替え対
象パケット交換モジュール11,12に対する情報の送
信停止を接続する。
【0013】現用/予備切り替え前に現用として動作す
るパケット交換モジュール11のシステム制御プログラ
ム116は、処理装置113のメモリ複写指示部113
aの指示に基づき、現用/予備切り替え対象前に予備と
して動作するパケット交換モジュール12のシステム制
御プログラム126とシステムバス2を介してメモリ1
14の可変データ領域119をメモリ124の可変デー
タ領域129へ複写を行う。
【0014】システム制御プログラム116,126は
二重化されたパケット交換モジュール間で可変データ領
域の複写を終了すると、パケット交換モジュール12は
現用としてパケット交換モジュール11は予備として動
作を開始する。パケット交換モジュール12が現用とし
て動作を開始すると回線接続装置13は、それ迄接続さ
れていたパケット交換モジュール11からパケット交換
モジュール12へ回線の接続替えを行う。パケット交換
モジュール12のシステム制御プログラム126は現用
として動作を開始すると回線側からの入力規制の解除を
回線接続装置13に指示する。
【0015】切り替え対象パケット交換モジュールの切
り替えが終了すると図示しない切り替え対象以外のパケ
ット交換モジュールのシステム制御プログラムは切り替
え対象パケット交換モジュール11,12に対する情報
の送信停止を解除する。切り替え対象以外のパケット交
換モジュールのシステム制御プログラムは送信停止を解
除した時、切り替え対象パケット交換モジュール11,
12への情報の送信が滞留していた情報から送信を再開
する。
【0016】
【発明の効果】以上説明したように本発明は、現用/予
備切り替えの時に切り換え前に現用として動作していた
パケット交換モジュールのメモリ上の可変データ領域
を、切り替え後に現用として動作するパケット交換モジ
ュールのメモリ上の可変データ領域へシステムバスを介
して複写することにより、その可変データ領域上のパケ
ットの呼の状態や呼毎に決定する情報をそをまま引き継
ぐことができ、その結果としてパケット交換モジュール
の現用/予備の切り替えでパケットの呼を切断しなくて
済むという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例のマルチプロセッサ型パケッ
ト交換システムの構成図である。
【図2】図1に示した各パケット交換モジュール毎のメ
モリ構成図である。
【図3】従来のマルチプロセッサ型パケット交換システ
ムの構成図である。
【図4】図3に示した従来の各パケット交換モジュール
毎のメモリ構成図である。
【符号の説明】
1,3 二重化パケット交換モジュール 2 システムバス 11,12,31,32 パケット交換モジュール 13,33 回線接続装置 14,34 回線 111,121,311,321 システムバス接続
装置 112,122,312,322 内部バス 113,123,313,323 処理装置 114,124,314,324 メモリ 113a,123a メモリ複写指示部 115,125,315,325 パケット交換プロ
グラム 116,126,316,326 システム制御プロ
グラム 117,127,317,327 プログラム領域 118,128,318,328 固定データ領域 119,129,319,329 可変データ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 13/08 8220−5K

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 パケット交換プログラムとこのプログラ
    ムが使用する固定データ及び可変データとシステム制御
    プログラムとを格納するメモリを有し、前記各プログラ
    ムによって処理を実行する処理装置とシステムバス接続
    装置と内部バスとを具備する二重化されたパケット交換
    モジュールと、一方をこの二重化されたパケット交換モ
    ジュールのそれぞれの内部バスに接続し他方を回線に接
    続する回線接続装置と、前記パケット交換モジュール間
    を接続するシステムバスとを含むパケット交換システム
    において、前記二重化されたパケット交換モジュールの
    現用と予備を切り替える場合、前記処理装置によって、
    現用の前記パケット交換モジュールのメモリの内容を前
    記システムバスを介し予備の前記パケット交換モジュー
    ルのメモリに複写し、呼状態を引き継ぐことを特徴とす
    るパケット交換モジュールの現用/予備切り替え処理方
    式。
JP4067805A 1992-03-26 1992-03-26 パケット交換モジュールの現用/予備切り替え処理方式 Pending JPH06169323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4067805A JPH06169323A (ja) 1992-03-26 1992-03-26 パケット交換モジュールの現用/予備切り替え処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4067805A JPH06169323A (ja) 1992-03-26 1992-03-26 パケット交換モジュールの現用/予備切り替え処理方式

Publications (1)

Publication Number Publication Date
JPH06169323A true JPH06169323A (ja) 1994-06-14

Family

ID=13355539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4067805A Pending JPH06169323A (ja) 1992-03-26 1992-03-26 パケット交換モジュールの現用/予備切り替え処理方式

Country Status (1)

Country Link
JP (1) JPH06169323A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159636A (ja) * 2009-04-13 2009-07-16 Toshiba Corp データ伝送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159636A (ja) * 2009-04-13 2009-07-16 Toshiba Corp データ伝送方法

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US3781810A (en) Scheme for saving and restoring register contents in a data processor
JPH02196355A (ja) 記憶処理システム
JPH06169323A (ja) パケット交換モジュールの現用/予備切り替え処理方式
JPS625759A (ja) 呼情報救済方式
JPS59214397A (ja) 呼情報救済方式
JP3332098B2 (ja) 二重化プロセッサ装置
KR950003686B1 (ko) 소프트웨어 변경을 위한 온라인 대기 로딩(Standby Loading)방법
JP2845616B2 (ja) マルチプロセッサシステム
JPH07282022A (ja) マルチプロセッサシステム
KR930007464B1 (ko) 이중화된 프로세서의 이중화 절체방법
JPS593916B2 (ja) 再開処理方式
JP2583169B2 (ja) 通信処理装置の運用プログラム切替方法
JPH0520104A (ja) 仮想クラスタ間通信処理装置
JPH04280551A (ja) 交換システムにおける障害情報収集方式
JP3509705B2 (ja) 交換システムにおける自動再開処理システム及び再開処理方法
JP3006807B2 (ja) 回線二重化装置の呼の引き継ぎ方式
JP2585577B2 (ja) 現局管理データ引継ぎ処理方法
JP2907102B2 (ja) ファイルロード方式
JP2001109634A (ja) システムコール制御装置および記録媒体
JPH0433442A (ja) パケット交換システム
JPH05113888A (ja) マイクロプロセツサユニツト
JPH04155532A (ja) タスク切替方式
JPH0283630A (ja) 汎用処理システム診断方式
JPS6148744B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991012