JPH07282022A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 障害発生時に縮退運転していたシステムを正
常運転に好適に復帰させると共に処理の継続性を維持す
る。 【構成】 プロセッサＡ１に障害が発生すると、プロセ
ッサＡ１で実行中の処理をプロセッサＢ２上の仮想プロ
セッサＡ４１に継続させ、縮退運転状態になる。サービ
スプロセッサ５の障害回復制御プログラム１０は、プロ
セッサ接続制御回路１１を用いて、プロセッサＡを切り
離し、プロセッサＡが正常なプロセッサに交換された
後、その正常なプロセッサで交換完了プログラム１５お
よび処理の引継ぎ終了制御プロセッサを実行させる。交
換完了プログラム１５は、主記憶装置４の退避領域１４
を介して仮想プロセッサＡ４１に関する状態情報を前記
正常なプロセッサに回復させる。処理の引継ぎ終了制御
プログラム１６は、仮想プロセッサＡ４１で継続してい
た処理を前記正常なプロセッサに引き継がせる。 【効果】 処理の継続性を維持しつつ、縮退運転状態か
ら正常運転状態に復帰させることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、さらに詳しくは、障害発生時に縮退運転状
態になっているシステムを好適に正常運転状態に復帰さ
せることが出来ると共に処理の継続性を維持することが
出来るマルチプロセッサシステム、および、あるプロセ
ッサで実行中の処理を停止することなく当該プロセッサ
を交換することが出来るマルチプロセッサシステムに関
する。

【０００２】

【従来の技術】図１３に、特開平２−２６６４５７号公
報に開示されているマルチプロセッサシステムを示す。
このマルチプロセッサシステムＳ３は、プロセッサＡ３
１と，プロセッサＢ３２と，システム制御装置３３と，
主記憶装置３４と，サービスプロセッサ３５と，コンソ
ール３６と，入出力プロセッサ３７と，入出力制御装置
３８と，ディスク３９とを具備して構成されている。正
常運転状態では、プロセッサＡ３１およびプロセッサＢ
３２は並列に動作し、別個の処理を実行している。プロ
セッサＡ３１に障害が発生すると、プロセッサＢ３２の
処理継続プログラム４０は、処理を継続するために必要
な情報を主記憶装置３４の退避領域４２へ退避し、プロ
セッサＢ３２に仮想プロセッサＡ４１を作成し、退避領
域４２の情報を仮想プロセッサＡ４１に移し、プロセッ
サＡ３１で実行されていた処理を仮想プロセッサＡ４１
で継続させる。これにより、システムは縮退運転状態と
なる。

【０００３】また、特開平５−２５７２号公報には、正
常運転状態と縮退運転状態とを有するマルチプロセッサ
システムにおいて、主プロセッサに縮退運転解除機構を
設け、従プロセッサにハードウエアおよびソフトウエア
の初期設定機能を設け、障害が発生した従プロセッサを
縮退運転中に復旧した後、縮退運転を解除する技術が開
示されている。

【０００４】さらに、マルチプロセッサシステムの運用
技術として、プロセッサを物理的に交換したり，プロセ
ッサ内部のマイクロプログラムを変更するために、シス
テムの稼働中に接続制御を行なう技術が知られている。

【０００５】なお、活動プロセッサとは別にバックアッ
ププロセッサを待機させておき、活動プロセッサに障害
が発生した時にバックアッププロセッサに処理を再開さ
せるシステム（特開平４−２１３７３６号公報）や、複
数のプロセッサで同じ処理を同時に実行するフォールト
トレラントシステムが知られているが、これらは本発明
にかかるマルチプロセッサシステムとは構成が異なるも
のである。

【０００６】

【発明が解決しようとする課題】上記特開平２−２６６
４５７号公報に開示のマルチプロセッサシステムＳ３で
は、縮退運転状態から正常運転状態への復帰について考
慮されていない問題点がある。一方、上記特開平５−２
５７２号公報に開示の従来技術では、縮退運転状態から
正常運転状態への復帰について考慮されているが、処理
の継続性については考慮されていない問題点がある。さ
らに、上記マルチプロセッサシステムの運用技術では、
交換対象のプロセッサで実行中の処理を停止しなければ
ならない問題点がある。そこで、本発明の第１の目的
は、障害発生時に縮退運転していたシステムを正常運転
に好適に復帰させることが出来ると共に処理の継続性を
維持することが出来るマルチプロセッサシステムを提供
することにある。また、本発明の第２の目的は、あるプ
ロセッサで実行中の処理を停止させることなく当該プロ
セッサを交換することが出来るマルチプロセッサシステ
ムを提供することにある。

【０００７】

【課題を解決するための手段】第１の観点では、本発明
は、第１のプロセッサおよび第２のプロセッサを少なく
とも具備し、前記第１のプロセッサおよび第２のプロセ
ッサが並列に動作する正常運転状態と前記第１のプロセ
ッサで障害が発生した時に当該第１のプロセッサで実行
されていた処理を前記第２のプロセッサ上の仮想プロセ
ッサで継続する縮退運転状態とを有するマルチプロセッ
サシステムにおいて、前記第１のプロセッサが正常なプ
ロセッサに交換された後、その正常なプロセッサが前記
仮想プロセッサで継続されていた処理を引継いで正常運
転に復帰するように制御する正常運転復帰制御手段を具
備したことを特徴とするマルチプロセッサシステムを提
供する。

【０００８】第２の観点では、本発明は、並列に動作す
る第１のプロセッサおよび第２のプロセッサを少なくと
も具備するマルチプロセッサシステムにおいて、前記第
１のプロセッサで実行中の処理が前記第２のプロセッサ
上の仮想プロセッサで実行されるように処理を移動する
処理移動制御手段と、前記第１のプロセッサが別のプロ
セッサに交換された後，その別のプロセッサが前記仮想
プロセッサで実行されていた処理を引継ぐように制御す
る運転復帰制御手段とを具備したことを特徴とするマル
チプロセッサシステムを提供する。

【０００９】

【作用】上記第１の観点によるマルチプロセッサシステ
ムでは、障害を発生した第１のプロセッサを正常なプロ
セッサに交換した後で、その正常なプロセッサが、第２
のプロセッサ上の仮想プロセッサが継続している処理を
引き継ぐ。このため、縮退運転状態から正常運転状態に
復帰することが出来るばかりでなく、処理の継続性を維
持することが出来る。

【００１０】上記第２の観点によるマルチプロセッサシ
ステムでは、交換対象の第１のプロセッサで実行中の処
理を第２のプロセッサ上の仮想プロセッサに移動する。
そして、第１のプロセッサを別のプロセッサに交換した
後で、その別のプロセッサが、第２のプロセッサ上の仮
想プロセッサに移動している処理を引き継ぐ。このた
め、交換対象のプロセッサで実行中の処理を停止させる
ことなく当該プロセッサを交換することが出来る。

【００１１】

【実施例】以下、図に示す実施例により本発明をさらに
詳細に説明する。なお、これにより本発明が限定される
ものではない。

【００１２】−第１実施例− 第１実施例として、障害発生時に縮退運転していたシス
テムを正常運転に好適に復帰させることが出来ると共に
処理の継続性を維持することが出来るマルチプロセッサ
システムを説明する。

【００１３】図１は、本発明の第１実施例のマルチプロ
セッサシステムを示す構成図である。このマルチプロセ
ッサシステムＳ１は、プロセッサＡ１と，プロセッサＢ
２と，システム制御装置３と，主記憶装置４と，システ
ムの運転状態および接続状態を集中管理するサービスプ
ロセッサ５と，作業者がシステムを操作するためのコン
ソール６と，入出力プロセッサ７と，入出力制御装置８
と，ディスク９とを具備して構成されている。システム
制御装置３に内蔵されたプロセッサ接続制御回路１１
は、プロセッサＡ１の信号線５０１とシステム制御装置
３との接続を制御する。また、プロセッサＢ２の信号線
５０２とシステム制御装置３との接続を制御する。

【００１４】プロセッサＢ２で実行される処理継続プロ
グラム４０は、プロセッサＡ１に障害が発生したとき
に、プロセッサＡ１（以下、障害プロセッサＡという）
で実行中の処理をプロセッサＢ２の仮想プロセッサＡ４
１に継続させる。前記サービスプロセッサ５は、障害回
復制御プログラム１０を格納する。この障害回復制御プ
ログラム１０は、障害発生時に縮退運転していたシステ
ムを、作業者により障害プロセッサＡ１が正常なプロセ
ッサ（以下、交換プロセッサＡという）に物理的に交換
された後、正常運転に復帰させるためのプログラムであ
る。前記主記憶装置４は、仮想プロセッサＡに関する状
態情報や処理の状態情報を引き継ぐための退避領域１４
を有する。また、交換完了プログラム１５と，処理の引
継ぎ終了制御プログラム１６とを格納する。前記交換完
了プログラム１５は、仮想プロセッサＡ４１の状態を交
換プロセッサＡに復帰するためのプログラムである。ま
た、前記処理の引継ぎ終了制御プログラム１６は、仮想
プロセッサＡ４１で継続されていた処理を交換プロセッ
サＡに引継ぐためのプログラムである。

【００１５】図２は、プロセッサ接続制御回路１１の内
部構成図である。このプロセッサ接続制御回路１１にお
いて、プロセッサＡ接続回路５１は、交換要求信号線５
１２と，交換機能サポート識別信号線５１３と，切断要
求信号線５１４とを介して、サービスプロセッサ５に接
続されている。前記交換要求信号線５１２は、プロセッ
サＡ１の物理的な交換を要求する交換要求信号を伝送す
る。前記交換機能サポート識別信号線５１３は、プロセ
ッサＡ１が交換機能をサポートしているか識別するため
の交換機能サポート識別信号を伝送する。前記切断要求
信号線５１４は、プロセッサＡ１を切り離すように要求
する切断要求信号を伝送する。また、プロセッサＡ接続
回路５１は、信号線５０１を介して、プロセッサＡ１の
システム制御装置接続インタフェース（図示省略）に接
続され、信号線５２１を介して、システム制御装置３の
プロセッサＡ接続インタフェース（図示省略）に接続さ
れている。さらに、前記交換要求信号線５１２は、交換
要求信号線５０８に接続され、前記交換機能サポート識
別信号線５１３は、交換機能サポート識別信号線５０９
に接続されており、それぞれ、プロセッサＡ１の内部制
御回路（図示省略）と結ばれている。

【００１６】プロセッサＢ接続回路５２は、上記プロセ
ッサＡ接続回路５１と同様であり、交換要求信号線５１
５と，交換機能サポート識別信号線５１６と，切断要求
信号線５１７とを介して、サービスプロセッサ５に接続
されている。また、プロセッサＢ接続回路５２は、信号
線５０２を介して、プロセッサＢ２のシステム制御装置
接続インタフェース（図示省略）に接続され、信号線５
２２を介して、システム制御装置３のプロセッサＢ接続
インタフェース（図示省略）に接続されている。さら
に、前記交換要求信号線５１５は、交換要求信号線５１
０に接続され、前記交換機能サポート識別信号線５１６
は、交換機能サポート識別信号線５１１に接続されてい
る。

【００１７】図３は、プロセッサＡ接続回路５１の内部
ブロック図である。このプロセッサＡ接続回路５１は、
ＡＮＤ回路５５に、交換要求信号線５１２と，交換機能
サポート識別信号線５１３と，切断要求信号線５１４と
を通じて伝送された交換要求信号と，交換機能サポート
識別信号と，切断要求信号とを入力し、前記ＡＮＤ回路
５５の出力によりスイッチング装置５７，５８，５９の
スイッチングを制御する構成である。すなわち、スイッ
チング装置５７，５８，５９は、交換要求信号と，交換
機能サポート識別信号と，切断要求信号のすべてが“有
効”であるとき、プロセッサＡ１とシステム制御装置３
とを結ぶ信号線５０１を切り離す。

【００１８】図４は、サービスプロセッサ５がプロセッ
サＡ１での障害の発生を検知した時に自動的に障害回復
制御プログラム１０を実行するか、あるいは、作業者の
指示により障害回復制御プログラム１０を実行すること
で行なわれる障害回復制御処理の流れ図である。なお、
障害プロセッサＡで実行されていた処理を仮想プロセッ
サＡ４１で継続して処理しているものとする。ステップ
７１では、交換要求信号線５１２および５０８を通じ
て、障害プロセッサＡ１に対する交換要求信号を“有
効”にする。ステップ７２では、図５に示すように、仮
想プロセッサＡに関する状態情報６１および引継ぎ処理
の状態情報６２を退避領域１４に退避する。なお、プロ
セッサＡに関する状態情報６１としては、プロセッサの
内部に格納されているモードビットなどがある。また、
引継ぎ処理の状態情報６２としては、プログラム状態語
６５や，汎用レジスタ６６や，浮動小数点レジスタ６７
や，制御レジスタ６８や，タイマ値６９などがある。

【００１９】ステップ７３では、プロセッサの交換作業
を行なうべき旨の報知を行ない、作業者が障害プロセッ
サＡを交換プロセッサＡに交換する作業の終了を待つ。
この作業者による交換作業については、後で図６を参照
して説明する。ステップ７４では、交換プロセッサＡに
交換完了割り込みを行ない、交換完了処理をさせる。ス
テップ７５では、交換プロセッサＡによる交換完了処理
の終了を待つ。この交換完了処理については、図７を参
照して後で説明する。ステップ８０では、プロセッサＡ
に関する状態情報６１および引き継ぎ処理の状態情報６
２を退避領域１４から削除する。ステップ８１では、交
換要求信号線５１２，５０８を通じて、実プロセッサＡ
１に対する交換要求信号を“無効”にする。

【００２０】図６は、作業者による交換作業の説明図で
ある。まず、作業者は、コンソール６を用いて、障害プ
ロセッサＡ１を切り離す指示をサービスプロセッサ５に
与える（１１１）。サービスプロセッサ５は、切断要求
信号線５１４の切断要求信号を“有効”にして、障害プ
ロセッサＡ１をシステム制御装置３から切り離す。次
に、作業者は、障害プロセッサＡを交換プロセッサＡに
物理的に交換する（１１２）。次に、作業者は、コンソ
ール６を用いて、交換プロセッサＡを接続するようにサ
ービスプロセッサ５に指示する（１１３）。サービスプ
ロセッサ５は、切断要求信号線５１４の切断要求信号を
“無効”にして、交換プロセッサＡをシステム制御装置
３に接続する。次に、作業者は、交換プロセッサＡの動
作確認を行なうために、テストプログラムを実行させる
（１１４）。次に、作業者は、交換プロセッサＡが正常
状態であれば交換作業を終了し、正常状態でなければ上
記交換作業をやり直す。

【００２１】図７は、交換完了割り込みにより、交換プ
ロセッサＡが交換完了プログラム１５を実行することで
行なわれる交換完了処理の流れ図である。ステップ９１
では、仮想プロセッサＡに関する状態情報６１を退避領
域１４から復帰する。ステップ９２では、仮想プロセッ
サＡに関する状態情報６１の復帰に成功したか否か判定
する。プロセッサＡに関する状態情報６１の復帰に成功
したらステップ９３に進み、復帰に失敗したらステップ
９６に進む。ステップ９３では、処理の引継ぎ終了制御
プログラム１６を起動する。この処理の引継ぎ終了制御
プログラム１６による処理については、図８を参照して
後で説明する。ステップ９４では、交換完了割り込みに
成功したか否か判定する。成功したらステップ９５に進
み、失敗したらステップ９６に進む。ステップ９５で
は、交換完了割り込みが成功したことをサービスプロセ
ッサ５に報告する。ステップ９６では、交換完了割り込
みが失敗したことをサービスプロセッサ５に報告する。

【００２２】図８は、交換プロセッサＡが処理の引継ぎ
終了制御プログラム１６を実行することで行なわれる処
理の引継ぎ終了制御処理の流れ図である。ステップ１０
１では、仮想プロセッサＡ４１で継続中の処理を中断す
る。ステップ１０２では、プロセッサＡに関する状態情
報６１および引き継ぎ処理の状態情報６２を用いて元の
状態に回復する。ステップ１０３では、仮想プロセッサ
用タイマを引き継ぐ。ステップ１０４では、処理を再開
する。ステップ１０５では、仮想プロセッサＡ４１から
全処理を引き継ぐことに成功したか否か判定する。全処
理の引継ぎに成功したらステップ１０６に進み、引継ぎ
に失敗があればステップ１０８に進む。ステップ１０６
では、処理の引継ぎ終了の成功をサービスプロセッサ５
に報告する。ステップ１０７では、仮想プロセッサＡ４
１を削除する。ステップ１０８では、中断した処理を仮
想プロセッサＡ４１で再開する。ステップ１０９では、
処理の引継ぎ終了の失敗をサービスプロセッサ５に報告
する。

【００２３】上記第１実施例のマルチプロセッサシステ
ムＳ１によれば、障害発生時に縮退運転していたシステ
ムを、正常運転に、好適に復帰させることが出来るよう
になる。なお、上記第１実施例では、交換完了プログラ
ム１５と，処理の引継ぎ終了制御プログラム１６を、交
換プロセッサＡで実行したが、プロセッサＢ２で実行し
てもよい。

【００２４】−第２実施例− 第２実施例として、あるプロセッサで実行中の処理を停
止させることなく当該プロセッサを交換することが出来
るマルチプロセッサシステムを説明する。

【００２５】図９は、第２実施例のマルチプロセッサシ
ステムの構成図である。このマルチプロセッサシステム
Ｓ２は、プロセッサＡ２１と，プロセッサＢ２２と，シ
ステム制御装置３と，主記憶装置２４と，サービスプロ
セッサ２５と，コンソール６と，入出力プロセッサ７
と，入出力制御装置８と，ディスク９とを具備して構成
されている。システム制御装置３に内蔵されたプロセッ
サ接続制御回路１１は、プロセッサＡ１の信号線５０１
とシステム制御装置３との接続を制御する。また、プロ
セッサＢ２の信号線５０２とシステム制御装置３との接
続を制御する。

【００２６】前記サービスプロセッサ２５は、交換制御
プログラム１２０を格納する。この交換制御プログラム
１２０は、交換対象のプロセッサ（以下、被交換プロセ
ッサという）Ａ２１で実行中の処理をプロセッサＢ２２
の仮想プロセッサＡ４１に継続させ、被交換プロセッサ
Ａ２１を切り離して縮退運転し、作業者により被交換プ
ロセッサＡ２１が別のプロセッサ（以下、交換プロセッ
サという）Ａに物理的に交換された後、交換プロセッサ
Ａを起動して、システムを正常運転に復帰させるための
プログラムである。

【００２７】前記主記憶装置４は、退避領域１４を有す
る。また、交換準備プログラム１２１と，交換完了プロ
グラム１５と，処理の引継ぎ開始制御プログラム１２２
と，処理の引継ぎ終了制御プログラム１６とを格納す
る。前記交換準備プログラム１２１は、被交換プロセッ
サＡ２１の状態を退避領域１４に退避するためのプログ
ラムである。また、前記交換完了プログラム１５は、仮
想プロセッサＡ４１の状態を交換プロセッサＡに復帰す
るためのプログラムである。また、前記処理の引継ぎ開
始制御プログラム１２２は、被交換プロセッサＡ２１で
実行されていた処理を仮想プロセッサＡ４１に継続させ
るためのプログラムである。また、前記処理の引継ぎ終
了制御プログラム１６は、仮想プロセッサＡ４１で継続
されていた処理を交換プロセッサＡに引継ぐためのプロ
グラムである。

【００２８】図１０は、作業者の指示により、サービス
プロセッサ５が交換制御プログラム１２０を実行するこ
とで行なわれる交換制御処理の流れ図である。ステップ
１３１では、交換要求信号線５１２，５０８を通じて、
実プロセッサＡ２１に対する交換要求信号を“有効”に
する。ステップ１３２では、交換機能サポート識別信号
線５０９，５１３を通じて伝送された被交換プロセッサ
Ａ２１からの交換機能サポート識別信号により、被交換
プロセッサＡ２１が交換機能をサポートしているか否か
判定する。被交換プロセッサＡ２１が交換機能をサポー
トしていればステップ１３４に進み、被交換プロセッサ
Ａ２１が交換機能をサポートしていなければステップ１
４３に進む。

【００２９】ステップ１３３では、被交換プロセッサＡ
２１に関する状態情報（図５の６１に相当）および引継
ぎ処理の状態情報（図５の６２に相当）を退避領域１４
に退避する。ステップ１３４では、被交換プロセッサＡ
２１に対し交換準備割り込みを行ない、交換準備処理を
させる。ステップ１３５では、被交換プロセッサＡ２１
による交換準備処理の終了を待つ。この交換準備処理に
ついては、図１１を参照して後で説明する。ステップ１
３６では、交換準備割り込みが成功したか否か判定す
る。交換準備割り込みが成功したらステップ１３７に進
み、交換準備割り込みが失敗したらステップ１４２に進
む。ステップ１３７では、被交換プロセッサＡ２１を交
換プロセッサＡに作業者が交換する作業の終了を待つ。
この作業者による交換作業は、図６を参照して先に説明
した作業と同様である。ステップ１３８では、交換プロ
セッサＡに交換完了割り込みを行ない、交換完了処理を
させる。ステップ１３９では、交換プロセッサＡによる
交換完了処理の終了を待つ。この交換完了処理は、図７
を参照して先に説明した作業と同様である。ステップ１
４２では、被交換プロセッサＡ２１に関する状態情報お
よび引継ぎ処理の状態情報を退避領域１４から削除す
る。ステップ１４３では、交換要求信号線５１２，５０
８を通じて、実プロセッサＡに対する交換要求信号を
“無効”にする。

【００３０】図１１は、交換準備割り込みにより、被交
換プロセッサＡ２１が交換準備プログラム１２１を実行
することで行なわれる交換準備処理の流れ図である。ス
テップ１５１では、被交換プロセッサＡ２１に関する状
態情報を退避領域１４に退避する。ステップ１５２で
は、被交換プロセッサＡ２１に関する状態情報の退避が
成功したか否か判定する。退避が成功したらステップ１
５３に進み、退避が失敗したらステップ１５６に進む。
ステップ１５３では、処理の引継ぎ開始制御プログラム
１２２を起動する。この処理の引継ぎ開始制御プログラ
ム１２２による処理については、図１２を参照して後で
説明する。ステップ１５４では、交換準備割り込みが成
功したか否か判定する。交換準備割り込みが成功したら
ステップ１５５に進み、失敗したらステップ１５６に進
む。ステップ１５５では、交換準備割り込みが成功した
ことをサービスプロセッサ２５に報告する。ステップ１
５６では、交換準備割り込みが失敗したことをサービス
プロセッサ２５に報告する。

【００３１】図１２は、被交換プロセッサＡ２１が処理
の引継ぎ開始制御プログラム１２２を実行することで行
なわれる処理の引継ぎ開始制御処理の流れ図である。ス
テップ１６１では、被交換プロセッサＡ２１に関する状
態情報を用いて、プロセッサＢ２２に、仮想プロセッサ
Ａ４１を作成する。ステップ１６２では、仮想プロセッ
サＡ用タイマを設定する。ステップ１６３では、被交換
プロセッサＡ２１で実行中の処理を中断することが可能
であるか否か判定する。中断可能であればステップ１６
４に進み、中断可能でなければステップ１７０に進む。
ステップ１６４では、被交換プロセッサＡ２１で実行中
であった処理を中断する。ステップ１６５では、中断し
た処理の状態を、引継ぎ処理の状態情報として、退避領
域１４へ退避する。ステップ１６６では、退避領域１４
の状態情報を用いて、仮想プロセッサＡ４１で処理を再
開させる。ステップ１６７では、仮想プロセッサＡ４１
で全処理を引き継ぐことに成功したか否か判定する。全
処理の引継ぎに成功したらステップ１６８に進み、失敗
した処理があればステップ１６９に進む。ステップ１６
８では、処理の引継ぎの成功をサービスプロセッサ２５
に報告する。ステップ１６９では、中断していた処理を
被交換プロセッサＡ２１で再開する。ステップ１７０で
は、処理の引継ぎの失敗をサービスプロセッサ２５に報
告する。

【００３２】上記第２実施例のマルチプロセッサシステ
ムＳ２によれば、被交換プロセッサＡ２１で実行中の処
理を停止させることなく、被交換プロセッサＡ２１を交
換することが出来る。上記実施例では、プロセッサＢ２
２の負担を最小にするため、交換準備処理を被交換プロ
セッサＡ２１で実行し且つ交換完了処理を交換プロセッ
サＡで実行したが、プロセッサＢ２２で交換準備処理や
交換完了処理を実行してもよい。

【００３３】なお、本発明は、プロセッサ内部のマイク
ロプログラムやファームウェアを変更する場合にも有用
である。

【００３４】

【発明の効果】本発明のマルチプロセッサシステムによ
れば、障害発生時に縮退運転していたシステムを正常運
転に好適に復帰させることが出来るばかりでなく、処理
の継続性を維持することが出来る。また、本発明のマル
チプロセッサシステムによれば、あるプロセッサで実行
中の処理を停止することなく、当該プロセッサを交換す
ることが出来る。

【図面の簡単な説明】

【図１】本発明の第１実施例のマルチプロセッサシステ
ムの構成図である。

【図２】プロセッサ接続制御回路の内部構成図である。

【図３】プロセッサＡ接続回路の内部ブロック図であ
る。

【図４】障害回復制御処理を示す流れ図である。

【図５】退避領域の内容を示す説明図である。

【図６】交換作業の手順を示す流れ図である。

【図７】交換完了処理を示す流れ図である。

【図８】処理の引継ぎ終了制御処理を示す流れ図であ
る。

【図９】本発明の第２実施例のマルチプロセッサシステ
ムの構成図である。

【図１０】交換制御処理を示す流れ図である。

【図１１】交換準備処理を示す流れ図である。

【図１２】処理の引継ぎ開始制御処理を示す流れ図であ
る。

【図１３】従来のマルチプロセッサシステムの一例の構
成図である。

【符号の説明】

Ｓ１，Ｓ２ マルチプロセッサシ
ステム １，２１ プロセッサＡ ２，２２ プロセッサＢ ３ システム制御装置 ４，２４ 主記憶装置 ５，２５ サービスプロセッサ ６ コンソール １０ 障害回復制御プログ
ラム １１ プロセッサ接続制御
回路 １４ 退避領域 １５ 交換完了プログラム １６ 処理の引継ぎ終了制
御プログラム ５１ プロセッサＡ接続回
路 ５２ プロセッサＢ接続回
路 ５７，５８，５９ スイッチング装置 ６１ プロセッサＡに関す
る状態情報 ６２ 引継ぎ処理の状態情
報 １２０ 交換制御プログラム １２１ 交換準備プログラム １２２ 処理の引継ぎ開始制
御プログラム ５０８，５１０，５１２，５１５ 交換要求信号線 ５０９，５１１，５１３，５１６ 交換機能サポート識
別信号線 ５１４，５１７ 切断要求信号線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 俊之 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

Claims (16)

【特許請求の範囲】
1. 【請求項１】 第１のプロセッサおよび第２のプロセッ
   サを少なくとも具備し、前記第１のプロセッサおよび第
   ２のプロセッサが並列に動作する正常運転状態と前記第
   １のプロセッサで障害が発生した時に当該第１のプロセ
   ッサで実行されていた処理を前記第２のプロセッサ上の
   仮想プロセッサで継続する縮退運転状態とを有するマル
   チプロセッサシステムにおいて、 前記第１のプロセッサが正常なプロセッサに交換された
   後、その正常なプロセッサが前記仮想プロセッサで継続
   されていた処理を引継いで正常運転に復帰するように制
   御する正常運転復帰制御手段を具備したことを特徴とす
   るマルチプロセッサシステム。
2. 【請求項２】 請求項１に記載のマルチプロセッサシス
   テムにおいて、前記正常運転復帰制御手段は、前記仮想
   プロセッサの状態情報を前記正常なプロセッサに復帰す
   る状態情報復帰手段と、前記仮想プロセッサで継続され
   ていた処理を前記状態情報を復帰した正常なプロセッサ
   が引継ぐようにする処理復帰手段とを有してなることを
   特徴とするマルチプロセッサシステム。
3. 【請求項３】 請求項１または請求項２に記載のマルチ
   プロセッサシステムにおいて、システムの運転状態およ
   び接続状態を集中管理するサービスプロセッサを具備
   し、そのサービスプロセッサは、前記第１のプロセッサ
   が正常なプロセッサに交換された後、前記正常運転復帰
   制御手段を起動する制御を行なうことを特徴とするマル
   チプロセッサシステム。
4. 【請求項４】 請求項３に記載のマルチプロセッサシス
   テムにおいて、前記サービスプロセッサは、前記第１の
   プロセッサで障害を発生した場合に、前記第１のプロセ
   ッサをシステムから切り離す制御を行なうことを特徴と
   するマルチプロセッサシステム。
5. 【請求項５】 請求項２から請求項４のいずれかに記載
   のマルチプロセッサシステムにおいて、前記状態情報復
   帰手段は、前記正常なプロセッサにより構成され、主記
   憶装置の記憶領域を介して前記仮想プロセッサの状態情
   報を復帰することを特徴とするマルチプロセッサシステ
   ム。
6. 【請求項６】 請求項２から請求項５のいずれかに記載
   のマルチプロセッサシステムにおいて、前記処理復帰手
   段は、前記正常なプロセッサにより構成され、主記憶装
   置の記憶領域を介して引継ぎのための情報を取得し、処
   理を引継ぐことを特徴とするマルチプロセッサシステ
   ム。
7. 【請求項７】 請求項１から請求項６のいずれかに記載
   のマルチプロセッサシステムにおいて、前記第１のプロ
   セッサと，前記第２のプロセッサと，主記憶装置とを接
   続するシステム制御装置を具備し、そのシステム制御装
   置に前記第１のプロセッサをシステムから切り離すと共
   に前記正常なプロセッサをシステムに接続するプロセッ
   サ接続制御手段を設けたことを特徴とするマルチプロセ
   ッサシステム。
8. 【請求項８】 請求項５に記載のマルチプロセッサシス
   テムにおいて、前記サービスプロセッサが、前記仮想プ
   ロセッサの状態情報を前記主記憶装置の記憶領域に格納
   することを特徴とするマルチプロセッサシステム。
9. 【請求項９】 請求項６に記載のマルチプロセッサシス
   テムにおいて、前記サービスプロセッサが、前記引継ぎ
   のための情報を前記主記憶装置の記憶領域に格納するこ
   とを特徴とするマルチプロセッサシステム。
10. 【請求項１０】 並列に動作する第１のプロセッサおよ
    び第２のプロセッサを少なくとも具備するマルチプロセ
    ッサシステムにおいて、 前記第１のプロセッサで実行中の処理が前記第２のプロ
    セッサ上の仮想プロセッサで実行されるように処理を移
    動する処理移動制御手段と、前記第１のプロセッサが別
    のプロセッサに交換された後，その別のプロセッサが前
    記仮想プロセッサで実行されていた処理を引継ぐように
    制御する運転復帰制御手段とを具備したことを特徴とす
    るマルチプロセッサシステム。
11. 【請求項１１】 請求項１０に記載のマルチプロセッサ
    システムにおいて、前記運転復帰制御手段は、前記仮想
    プロセッサの状態情報を前記別のプロセッサに復帰する
    状態情報復帰手段と、前記仮想プロセッサで継続されて
    いた処理を前記状態情報を復帰した前記別のプロセッサ
    が引継ぐようにする処理復帰手段とを有してなることを
    特徴とするマルチプロセッサシステム。
12. 【請求項１２】 請求項１０または請求項１１に記載の
    マルチプロセッサシステムにおいて、システムの運転状
    態および接続状態を集中管理するサービスプロセッサを
    具備し、そのサービスプロセッサは、前記第１のプロセ
    ッサをシステムから切り離すと共に前記別のプロセッサ
    をシステムに接続する制御を行なうことを特徴とするマ
    ルチプロセッサシステム。
13. 【請求項１３】 請求項１０から請求項１２のいずれか
    に記載のマルチプロセッサシステムにおいて、前記第１
    のプロセッサが自プロセッサの状態情報を主記憶装置の
    記憶領域に格納し、前記仮想プロセッサは前記主記憶装
    置の記憶領域を介して前記第１のプロセッサの状態情報
    を取得することを特徴とするマルチプロセッサシステ
    ム。
14. 【請求項１４】 請求項１０から請求項１３のいずれか
    に記載のマルチプロセッサシステムにおいて、前記第１
    のプロセッサが処理移動のための情報を主記憶装置の記
    憶領域に格納し、前記仮想プロセッサは前記主記憶装置
    の記憶領域を介して前記処理移動のための情報を取得す
    ることを特徴とするマルチプロセッサシステム。
15. 【請求項１５】 請求項１０から請求項１４のいずれか
    に記載のマルチプロセッサシステムにおいて、前記仮想
    プロセッサが自プロセッサの状態情報を主記憶装置の記
    憶領域に格納し、前記別のプロセッサが前記主記憶装置
    の記憶領域を介して前記仮想プロセッサの状態情報を取
    得することを特徴とするマルチプロセッサシステム。
16. 【請求項１６】 請求項１０から請求項１５のいずれか
    に記載のマルチプロセッサシステムにおいて、前記仮想
    プロセッサが処理移動のための情報を主記憶装置の記憶
    領域に格納し、前記別のプロセッサは前記主記憶装置の
    記憶領域を介して前記処理移動のための情報を取得する
    ことを特徴とするマルチプロセッサシステム。