JPH06222935A - 情報処理装置および情報処理装置によるタスク切替方法 - Google Patents

Abstract

(57)【要約】 【目的】 マルチタスク制御を実行するにあたり処理時
間を短縮する。 【構成】 この情報処理装置は、タスクＡ、Ｂなどを生
成する命令群などが記憶された主記憶装置１と、主記憶
装置１から命令をフェッチしデコードして実行し、その
ときのマイクロプロセッサ２の内部状態情報を逐次ステ
ータス・コントロール・レジスタなどに保持し、主記憶
装置１からの命令がタスク入替命令であった場合、ステ
ータス・コントロール・レジスタの内部状態情報を一時
的にレジスタバッファ１３に保持してから主記憶装置１
よりタスクＢの内部状態情報をステータス・コントロー
ル・レジスタにロードし、このロードした内部状態情報
によりタスクＢの処理を実行しこのタスクＢの処理と同
時にレジスタバッファ１３に保持した内部状態情報を主
記憶装置１にストアする制御部７とを具備している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばマルチタスク制
御を行う情報処理装置および情報処理装置によるタスク
切替方法に関する。

【０００２】

【従来の技術】マルチタスク制御を実行する情報処理装
置において、タスク切替に要する時間はロスタイムであ
り、このような時間を削減することが望まれている。

【０００３】従来の情報処理装置では、通常、マルチタ
スク制御を実行中、タスク切替を行うときには、図５に
示すように、まず、マイクロプロセッサ５１にて処理中
の、例えばタスクＡなどの状態情報を主記憶装置５２の
所定保存領域に書き込んだ後（ストアサイクル）、主記
憶装置５２の他の保存領域より、例えばタスクＢなどの
状態情報をマイクロプロセッサ５１に読み込む（ロード
サイクル）といった処理サイクルを経てタスク切替が行
われる。ここで、状態情報とは、タスク実行中のマイク
ロプロセッサ５１の状態を示す情報であり、通常、この
状態情報は、マイクロプロセッサ５１内部の図示しない
ステータス・コントロールレジスタなどに蓄積される。

【０００４】ところで、上記した処理順序では、図６に
示すように、タスクＡの処理→ストア→ロード→タスク
Ｂの処理という動作になるため、タスクが実行されてい
ない時間が多くなり時間的なロスが大きいと言える。

【０００５】一方、近年では、マイクロプロセッサの負
担を軽減する目的で、図７に示すように、主記憶装置７
１内のワークエリア７２を使用してＤＭＡ転送が行われ
ることがある。

【０００６】この場合、まず、ＤＭＡ転送により主記憶
装置７１内のタスクＢの状態情報が一旦ワークエリア７
２に転送され、その後、マイクロプロセッサ７３が交換
命令を用いて主記憶装置７１との間でタスクＡおよびタ
スクＢの各状態情報の入れ替えを行い、最後に主記憶装
置７１のワークエリア７２よりＤＭＡ転送によってタス
クＡの状態情報が所定保存領域に転送される。

【０００７】この処理の場合、図８に示すように、タス
クＡ処理→ＤＭＡ転送→タスクＡの状態情報とタスクＢ
の状態情報の交換→タスクＢ処理となり、ロード動作と
ストア動作とをほぼ同時に実行できるのでタスク切替の
時間が通常よりも若干短縮される。

【０００８】

【発明が解決しようとする課題】しかしながら、マイク
ロプロセッサの高性能化が進につれて、マイクロプロセ
ッサ内部に格納される情報量も増加する傾向にあり、Ｄ
ＭＡ転送を行うにしてもタスク交換には多くの時間が費
やされることになり全体の処理時間が増大するという問
題があった。

【０００９】本発明はこのような課題を解決するために
なされたもので、マルチタスク制御を実行するにあたり
全体の処理時間を短縮できる情報処理装置および情報処
理装置によるタスク切替方法を提供することを目的とし
ている。

【００１０】

【課題を解決するための手段】本発明の情報処理装置は
上記した目的を達成するために、マルチタスク制御を行
うプロセッサと、複数のタスクを生成する命令群および
タスク切替に伴い新たにタスクを再開実行するのに必要
な前記プロセッサの内部状態を示す情報をそれぞれのタ
スク単位で記憶する外部記憶装置とをバスを通じて接続
してなる情報処理装置において、前記プロセッサは、前
記外部記憶装置より取り込んだ命令を実行中に自身の内
部状態を示す情報を保持する内部状態情報保持手段と、
タスク切替直前の前記プロセッサ内の内部状態情報を一
時的に記憶する一時記憶手段と、前記外部記憶装置より
取り込んだ命令からタスク切替を指示する情報の検出を
行い、この情報を検出すると、前記内部状態情報保持手
段より前記内部状態情報を読み出して前記一時記憶手段
に記憶し、記憶後、前記外部記憶装置より再開すべきタ
スクの内部状態情報を前記内部状態情報保持手段にロー
ドし、ロード後、タスクの実行を再開すると同時に、前
記一時記憶手段に記憶された内部状態情報を前記外部記
憶装置にストアする制御手段とを具備している。

【００１１】また、この情報処理装置によるタスク切替
方法は、マルチタスク制御を行うプロセッサと外部記憶
装置とが複数のバスを介して接続され、これらのバスの
一つに一時記憶手段が接続されてなる情報処理装置にお
けるタスク切替方法において、前記外部記憶装置より命
令を取り込んで解読し実行する工程と、前記命令がタス
ク切替を指示する命令であったとき、このときの前記プ
ロセッサの内部状態を示す情報を前記一時記憶手段に一
時的に記憶する工程と、記憶後、再開すべきタスクの内
部状態情報を前記外部記憶装置よりロードする工程と、
ロード後、タスクの再開実行と同時に前記一時記憶手段
に記憶した内部状態情報を前記外部記憶装置にストアす
る工程とを具備している。

【００１２】

【作用】本発明では、プロセッサがマルチタスク制御を
実行する中でタスク切替を行うとき、内部状態情報保持
手段に直前に保持されていたプロセッサの内部状態情報
が一時記憶手段に一時的に記憶される。そして、外部記
憶装置より再開すべきタスクの内部状態情報が内部状態
情報保持手段にロードされる。そして、ロード後、ロー
ドした内部状態情報を基に新たにタスクの実行が再開さ
れるが、このとき同時に一時記憶手段に記憶した内部状
態情報が外部記憶装置にストアされる。

【００１３】すなわち、タスク切替にかかる実行サイク
ルのうち、外部記憶装置に内部状態情報をストアする、
いわゆるストアサイクルを、次のタスク処理と同時に行
うことができるので、見掛上、ロードサイクルのみで内
部状態情報の入れ替えが終了し、これにより、通常のス
トアサイクルに要していた時間が削減される。

【００１４】この結果、マルチタスク制御を実行するに
あたり全体の処理時間を短縮することができる。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００１６】図１は本発明に係る一実施例の情報処理装
置の構成を示す図である。

【００１７】同図において、１は外部記憶装置としての
主記憶装置であり、マイクロプロセッサ２と複数のシス
テムバス、例えばシステムアドレスバス３、システムコ
ントロールバス４およびシステムデータバス５などを介
して接続され、複数のタスクを生成する命令群およびタ
スク切替に伴い新たにタスクを再開実行するのに必要な
マイクロプロセッサ２の内部状態を示す情報をそれぞれ
のタスク単位で記憶している。なお、外部記憶装置に
は、主記憶装置１の他、 2次記憶装置などを用いてもよ
い。マイクロプロセッサ２は複数のタスクを時分割して
実行する、いわゆるマルチタスク制御を実行する。

【００１８】以下、マイクロプロセッサ２の内部構成に
ついて説明する。

【００１９】６はバスインターフェイスユニットであ
り、上記複数のシステムバスが接続され、主記憶装置１
とデータおよび命令、例えばタスク交換命令などの授受
を行う。７は制御部であり、バスインターフェイスユニ
ット６と複数の内部バス、例えば内部オペランドアドレ
スバス８、内部ロードバス９および内部ストアバス１０
などを介して接続され、主記憶装置１より命令をフェッ
チしデコード後、その命令を実行する。この制御部７内
には、内部状態情報保持手段、例えば汎用のレジスタや
ステータス・コントロール・レジスタなどが設けられて
おり、マイクロプロセッサ２の内部状態を示す情報、す
なわち内部状態情報が逐次保持される。１１はロードア
ドレスレジスタであり、内部オペランドアドレスバス８
に並列に接続され、タスク交換命令に従って制御部７か
ら出力されたロードアドレスを保持する。１２はストア
アドレスレジスタであり、ロードアドレスレジスタ１１
と同様、内部オペランドアドレスバス８に並列に接続さ
れ、タスク交換命令に従って制御部７から出力されたス
トアアドレスを保持する。１３は一時記憶手段としての
レジスタバッファであり、内部ストアバス１０に並列に
接続され、タスク切替の際に制御部７内の内部状態情報
が一時的に保持される。

【００２０】続いて、図２〜図４を参照してこの情報処
理装置の動作を説明する。

【００２１】この情報処理装置では、図２に示すよう
に、マイクロプロセッサ２にてタスクＡを実行中、制御
部７がフェッチしデコードした命令がタスク切替を行う
ためのタスク交換命令であった場合、次のタスク、例え
ばタスクＢなどの命令およびデータを取り込むべく、ま
ず、制御部７はロードオペランドアドレスを、内部オペ
ランドアドレスバス８を通じてロードアドレスレジスタ
１１にセットすると共にバスインターフェイスユニット
６に転送する。すると、バスインターフェイスユニット
６は、システムアドレスバス３を通じて主記憶装置１よ
りロードすべきオペランドのアドレスを指示する。これ
により主記憶装置１より制御部７へのタスクＢにかかる
データ（内部状態情報など）のロード動作が開始され
る。

【００２２】以下、図３のタイミングチャートを用いて
各サイクル毎の情報処理装置の動作を説明する。

【００２３】同図に示すように、まず、デコードサイク
ル後の第１の実行サイクル（実行１）では、制御部７は
内部のステータス・コントロール・レジスタに格納して
いたタスクＡの内部状態情報を内部ストアバス１０を通
じて一時的にレジスタバッファ１３に転送する一方、主
記憶装置１よりバスインターフェイスユニット６に供給
されたタスクＢの内部状態情報を内部ロードバス９を通
じて上記ステータス・コントロール・レジスタにセット
する。そして、制御部７はロードアドレスレジスタ１１
から次のロードオペランドアドレスをバスインターフェ
イスユニット６に転送する。

【００２４】第２の実行サイクルでは、第１の実行サイ
クルと同様に、制御部７内のステータス・コントロール
・レジスタからタスクＡの内部状態情報がレジスタバッ
ファ１３に転送され、また制御部７内のステータス・コ
ントロール・レジスタにはタスクＢの内部状態情報がセ
ットされる。そして、制御部７はロードアドレスレジス
タ１１から次のロードオペランドアドレスをバスインタ
ーフェイスユニット６に転送する。

【００２５】制御部７はこのような動作を繰り返して、
タスク交換命令が検出されたときのタスクＡの処理にか
かるすべての内部状態情報をレジスタバッファ１３に読
み出しながら、主記憶装置１より処理を停止したときの
タスクＢの内部状態情報を自身のステータス・コントロ
ール・レジスタにセットする。

【００２６】そして、最後の実行サイクル、すなわち、
最終段階では、ストアアドレスレジスタ１２からストア
オペランドアドレスをバスインターフェイスユニット６
に転送する。

【００２７】これ以降、ライトステージ（ストアサイク
ル）となり、制御部７はレジスタバッファ１３に保持し
ていたすべての内部状態情報を内部ストアバス１０を通
じて主記憶装置１にストアしてゆくが、このとき、制御
部７内にはタスクＢの内部状態情報（前回、処理を停止
したときのマイクロプロセッサ２の内部状態を示す情
報）がロードされているのでそのタスクＢの処理が実行
可能になっている。

【００２８】したがって、図４に示すように、レジスタ
バッファ１３からタスクＡの内部状態情報を主記憶装置
１にストアするのと同時に、制御部７はタスクＢの処理
を実行する。すなわち、タスクＢの処理とタスクＡの内
部状態情報のストア動作とが同時に実行される。

【００２９】この結果、タスクＡの処理を実行中、タス
クＢの処理にタスクを切り替えるとき、マイクロプロセ
ッサ２内の内部状態情報の入れ替え動作としては、見掛
上、ロードサイクルのみで済むようになる。

【００３０】このように本実施例によれば、マルチタス
ク制御実行時、タスク切替を行うとき、内部状態情報の
入れ替え動作としてのタスクＡの内部状態情報を主記憶
装置１にストアするときに（ストアサイクル）、これと
同時に次のタスクＢを実行でき、見掛上、タスクＡのス
トアサイクルが削減されたようになるので、従来と比較
してタスクＡの処理を始めてからタスクＢの処理が終了
するまでの全体の処理時間を、ＤＭＡ転送などによらず
マイクロプロセッサ２の性能のみで短縮することができ
る。

【００３１】なお、本実施例では、２つのタスク（タス
クＡとタスクＢ）を１サイクルで入れ替える理想的な例
について説明したが、数サイクルを要するタスクの入れ
替え動作の場合などは、上記したような重複動作がさら
に多くなるので、従来から比較すると、処理サイクル数
がより多く削減されることになり処理時間の短縮効果が
増すことはいうでもない。

【００３２】

【発明の効果】以上説明したように本発明によれば、プ
ロセッサはタスク切替前の内部状態情報を外部記憶装置
にストアするのと同時に次のタスクの再開実行を行える
ので、タスク切替時間を短縮でき、この結果、マルチタ
スク制御を実行するにあたり全体の処理時間を短縮する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例の情報処理装置の構成を
示すブロック図である。

【図２】この情報処理装置の動作概要を示す図である。

【図３】この情報処理装置によるタスク切り替え処理時
間を示す概念図である。

【図４】この情報処理装置のタスク切り替え処理動作を
示すタイムチャートである。

【図５】従来の情報処理装置の動作概要を示す図であ
る。

【図６】従来の情報処理装置によるタスク切り替え処理
時間を示す概念図である。

【図７】従来の他の情報処理装置の動作概要を示す図で
ある。

【図８】従来の他の情報処理装置によるタスク切り替え
処理時間を示す概念図である。

【符号の説明】

１…主記憶装置、２…マイクロプロセッサ、３…システ
ムアドレスバス、４…システムコントロールバス、５…
システムデータバス、６…バスインターフェイスユニッ
ト、７…制御部、８…内部オペランドアドレスバス、９
…内部ロードバス、１０…内部ストアバス、１１…ロー
ドアドレスレジスタ、１２…ストアアドレスレジスタ、
１３…レジスタバッファ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マルチタスク制御を行うプロセッサと、
   複数のタスクを生成する命令群およびタスク切替に伴い
   新たにタスクを再開実行するのに必要な前記プロセッサ
   の内部状態を示す情報をそれぞれのタスク単位で記憶す
   る外部記憶装置とをバスを通じて接続してなる情報処理
   装置において、 前記プロセッサは、 前記外部記憶装置より取り込んだ命令を実行中に自身の
   内部状態を示す情報を保持する内部状態情報保持手段
   と、 タスク切替直前の前記プロセッサ内の内部状態情報を一
   時的に記憶する一時記憶手段と、 前記外部記憶装置より取り込んだ命令からタスク切替を
   指示する情報の検出を行い、この情報を検出すると、前
   記内部状態情報保持手段より前記内部状態情報を読み出
   して前記一時記憶手段に記憶し、記憶後、前記外部記憶
   装置より再開すべきタスクの内部状態情報を前記内部状
   態情報保持手段にロードし、ロード後、タスクの実行を
   再開すると同時に、前記一時記憶手段に記憶された内部
   状態情報を前記外部記憶装置にストアする制御手段とを
   具備することを特徴とする情報処理装置。
2. 【請求項２】 マルチタスク制御を行うプロセッサと外
   部記憶装置とが複数のバスを介して接続され、これらの
   バスの一つに一時記憶手段が接続されてなる情報処理装
   置によるタスク切替方法において、 前記外部記憶装置より任意の命令を取り込んで解読し実
   行する工程と、 前記命令がタスク切替を指示する命令であったとき、こ
   のときの前記プロセッサの内部状態を示す情報を前記一
   時記憶手段に一時的に記憶する工程と、 記憶後、再開すべきタスクの内部状態情報を前記外部記
   憶装置よりロードする工程と、 ロード後、タスクの再開実行と同時に前記一時記憶手段
   に記憶した内部状態情報を前記外部記憶装置にストアす
   る工程とを具備することを特徴とするタスク切替方法。