JPH04186432A - データ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はデータ処理方式に係わり、特に計算機のプロ
グラム実行の高速化に関するものである。

［従来の技術］ 計算機で実行されるプログラムは多くの場合、本体とな
るメインルーチンおよび個別処理を行うサブルーチンか
ら構成されている。プログラム実行に際してはメインル
ーチンからサブルーチンを呼び出して制御を渡し、サブ
ルーチンでの処理が終了したらメインルーチンへ制御を
戻す。また、サブルーチンがさらにサブルーチンを呼び
呂すことも一般的である。

サブルーチンに制御を移す場合には、サブルーチンを呼
び出す側のプログラムと呼び出されたサブルーチンとの
独立性を保証するために、呼び出し側のプログラムが使
用する情報（汎用レジスタの内容）を主記憶上に退避し
、その後サブルーチン本体の処理を行なう。サブルーチ
ンでの処理が終了すると、主記憶上に退避している情報
を汎用レジスタへ復帰させてサブルーチン呼び出し側の
プログラムを再開させる。

サブルーチンコール、リターンに伴うこれらの手続きに
は予め規定があり、それに基づいてプログラミングする
のが一般的である。この手続きについては、例えば「ア
センブラプログラミング入門」　（金山裕著、近代科学
社刊）に述べられているような方式がある。

第４図はサブルーチンコールとリターンの手続きを簡単
に示す図であり、サブルーチンコールにおけるレジスタ
の退避とサブルーチンリターンにおけるレジスタの復帰
の実施方法を示している。

この方式を適用する計算機は、プログラムが使用できる
汎用レジスタを１６個備えており、０番から１５番まで
の番号が付けられている。図において、汎用レジスタ（
以後ＧＲまたは単にＲという略称を用いる場合もある）
１４はサブルーチンからの戻り先番地（すなわち呼び出
し側プログラムがサブルーチンに制御を移すための分岐
命令の次の命令アドレス）、ＧＲ１５は呼び出されるサ
ブルーチンの入り口の番地が格納されている。その他の
汎用レジスタはプログラムの中で自由に使用することが
できる。

呼び出し側プログラムは、ＬＯＡＤ　（ロード）命令で
Ｒ１５にサブルーチンの入り口のアドレスをロードした
後、ＢＲＡＮＣＨ（分岐）命令でＲ１４に次命令アドレ
ス（サブルーチンからの戻り番地）を設定してＲ１５で
指定されるサブルーチンへ分岐する。サブルーチンでは
、ＳＴＲＭＵＬ（ストアマルチプル：複数レジスタのス
トア）命令で汎用レジスタの内容を主記憶上の指定され
た退避領域に退避する。この命令は、退避する汎用レジ
スタの始点番号と終点番号を指定してその範囲内のレジ
スタを指定順に格納する命令である。

退避した後、サブルーチン本体の処理に移る。次に、本
体の処理が終了したら、サブルーチンの最後でＬＤＭＵ
Ｌ　（ロードマルチプル：複数レジスタのロード）命令
により退避した情報を汎用レジスタに復帰させた後、Ｂ
Ｒ（無条件分岐）命令でＲ１４で指定される読み出し側
プログラムの戻り番地に分岐して呼び出し側プログラム
を再開する。ＬＤＭＵＬ命令は、汎用レジスタの始点番
号と終点番号を指定してその範囲内のレジスタに対して
指定されたメモリ領域から指定順にデータをロードする
命令である。

次に、このサブルーチンコール、リターンにおける汎用
レジスタ内情報の退避および復帰に関する計算機の中央
処理装置の動作を従来例について説明する。第３図は、
例えばｒＬＳＩ技術の助けを借りてパイプライン方式を
強化した最高速の商用汎用コンピュータ」　（日経エレ
クトロニクス１９７９．１２．２４）に示されるような
従来の中央処理装置を表している。ただし、図は本願を
説明する便宜を考慮して一部変更を加えている。図中、
（１）は中央処理装置で実行する命令を格納している命
令レジスタ、（２）は命令レジスタ（１）に格納されて
いる命令をデコードして命令実行のための制御信号を生
成する命令デコーダ、（３）は命令デコーダ（２）の出
力を受は取って演算を実行する演算実行部、（４）は命
令のオペランドアドレスを生成するアドレス生成部、（
５）は汎用レジスタ、（７）は演算実行部（３）の制御
により主記憶とのデータ転送を行なうメモリインタフェ
ース、（８）はバス、（１３）は主記憶である。

次に動作について説明する。

ＢＲＡＮＣＨ命令によりサブルーチンに制御が移ると、
サブルーチンの先頭でＳＴＲＭＵＬ命令で汎用レジスタ
の退避を行なう。中央処理装置は、命令レジスタ（１）
内にＳＴＲＭＵＬ命令がセットされると、命令デコーダ
（２）でデコードして演算実行部（３）にＳＴＲＭＵＬ
命令の実行を指示する。演算実行部（３）は、ＳＴＲＭ
ＵＬ命令で指定された汎用レジスタ番号とメモリアドレ
スに従って、汎用レジスタの内容をメモリインタフェー
ス（７）を介して主記憶（１３）上へ順次格納して行く
。サブルーチンでの処理が終了して退避情報を復帰させ
る段階では、中央処理装置は命令レジスタ（１）内にＬ
ＤＭＵＬ命令がセットされると、命令デコーダ（２）で
デコードして演算実行部（：３）にＬＤＭＵＬ命令の実
行を指示する。演算実行部（３）は、ＬＤＭＵＬ命令で
指定された汎用レジスタ番号とメモリアドレスに従って
主記憶（１３）からメモリインタフェース（７）を介し
て汎用レジスタ（５）に順次データをロードする。この
動作により呼び出し側プログラムの汎用レジスタの内容
が復帰される。この際、呼び出し側プログラムへの戻り
番地はＧＲ１４に設定される。次に、命令レジスタ（１
）にセットされたＢＲ命令をデコードしてＧＲ１４で指
定される戻り番地へ分岐し、呼び出し側プログラムに制
御を戻す。

［発明が解決しようとする課題］ 従来の計算機の中央処理装置は以上のように構成され、
処理されているので、サブルーチンコール、リターンに
伴って汎用レジスタの退避、復帰を行なうためにそれぞ
れ最大でレジスタ数分の主記憶アクセスを行なうことに
なり、サブルーチンを多用するプログラムではコール、
リターン処理に多くの時間がかかってしまうという問題
点があった。

この発明は上記のような問題点製解決するためになされ
たもので、サブルーチンからのリターンに際して汎用レ
ジスタの復帰処理を高速化することによって、サブルー
チンでのオーバーヘッドを削減するデータ処理方式を得
ることを目的とする。

［課題を解決するための手段］ この発明に係るデータ処理方式は、汎用レジスタを２以
上の複数セット備え、第ｎの汎用レジスタセットを使用
しているとき、サブルーチンコール時の汎用レジスタの
主記憶上への退避後に使用レジスタを第ｎ＋１の汎用レ
ジスタセットに切り換えるとともに、第ｎ＋１の汎用レ
ジスタセットを使用しているとき、サブルーチンリター
ン時の汎用レジスタ復帰に際して使用レジスタを第ｎの
汎用レジスタセットに切り換えるようにしたものである
。

［作用］ この発明における汎用レジスタセットの切り換え制御は
、第ｎの汎用レジスタセットを使用しているとき、ＳＴ
ＲＭｔＪＬ命令を実行した後に第ｎ＋１の汎用レジスタ
セットに切り換えるとともに、第ｎ＋１の汎用レジスタ
セットを使用しているとき、ＬＤＭＵＬ命令を実行する
際に第ｎの汎用レジスタセットに切り換えるので、サブ
ルーチンリターン時のＬＤＭＵＬ命令では主記憶へのア
クセスを省略することが可能となる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図において、（１）は処理する命令を格納する命令
レジスタ、（２）は命令レジスタ（１）に格納されてい
る命令をデコードして命令実行に必要な制御信号を生成
する命令デコーダ、（３）は命令デコーダ（２）の制御
信号を受けて命令の実行制御を行なう演算実行部、（４
）は命令のオペランドアドレスを生成するアドレス生成
部、（５１）は第１の汎用レジスタセット、（５２）は
第２の汎用レジスタセット、（６）は現在使用している
汎用レジスタセットを指定するポインタ、（７）は主記
憶との間のデータ転送を行なうメモリインタフェース、
（８）はバス、（９１）はＳＴＲＭＵＬ命令で主記憶上
に退避した汎用レジスタの範囲を記憶するレジスタ、（
１０１）はＳＴＲＭＵＬ命令で格納を行なった主記憶の
アドレスを記憶するレジスタ、（１１）および（１２）
は比較器、（１３）は主記憶である。

次に動作について説明する。

まず、最初の状態として、ポインタ（６）は第１の汎用
レジスタセット（５１）を使用することを指定している
。サブルーチンの入り口でＳＴＲＭＵＬ命令を実行する
ときの動作について以下に説明する。命令レジスタ（１
）にＳＴＲＭＵＬ命令が設定されると、命令デコーダ（
２）がこれを解読し、Ｓ　Ｔ　ＲＭＵ　Ｌ命令が主記憶
（１３）上に退避する汎用レジスタの範囲を命令語から
切り出してレジスタ（９１）にセットするとともに、ア
ドレス生成部（４）、演算実行部（３′）に対して制御
信号を与える。アドレス生成部（４）は、制御信号に従
って退避するアドレスを生成して演算実行部（３）に渡
すとともに、レジスタ（１０１）にセットする。演算実
行部（３）は、制御信号に従ってポインタ（６）で指定
された第１の汎用レジスタセット（５１）から命令で指
定された範囲の汎用レジスタをバス（８）、メモリイン
タフェース（７）を介して主記憶（１３）へ格納する。

これと同時に、第２の汎用レジスタセット（５２）の同
一レジスタ位置へもバス（８）を介してデータを格納す
る。汎用レジスタの格納が終了したら、演算実行部（３
）はポインタ（６）を第２の汎用レジスタセット（５２
）を指定するように変更する。ＳＴＲＭＵＬ命令の実行
が完了したら、ポインタ（６）の指定に従って第２の汎
用レジスタセット（５２）を使用して命令を実行する。

なお、第１の汎用レジスタセット（５１）をポインタ（
６）が指定しているときは、第２の汎用レジスタセット
（５２）の内容は変更しない。また、第２の汎用レジス
タセット（５２）をポインタ（６）が指定しているとき
は、第１の汎用レジスタセット（５１）の内容は変更し
ない。

次に、サブルーチンの最後でＬＤＭＵＬ命令により汎用
レジスタの内容を復帰させるときの制御について説明す
る。命令レジスタ（１）にＬＤＭＵＬ命令が設定される
と、命令デコーダ（２）がこれを解読し、ＬＤＭＵＬ命
令で復帰する汎用レジスタの範囲を切り出して、レジス
タ（９１）に格納されている。ＳＴＲＭＵＬ命令で退避
した汎用レジスタの範囲と比較器（１１）により比較す
るとともに、アドレス生成部（４）および演算実行部（
３）に対して制御信号を与える。アドレス生成部（４）
は、制御信号に従って復帰するアドレスを生成して演算
実行部（３）に渡すとともに、レジスタ（１０１）に格
納されている。ＳＴＲＭＵＬ命令での退避アドレスとの
比較を比較器（１２）により行なう。演算実行部（３）
は上記２種類の比較結果により動作が異なる。まず、汎
用レジスタの範囲の比較と退避および復帰アドレスとの
比較がいずれも一致した場合には、第２の汎用レジスタ
セット（５２）を指定しているポインタ（６）を第１の
汎用レジスタセット（５１）を指定するように変更させ
る。このとき、汎用レジスタヘロードするための主記憶
アクセスは行わない。次に、いずれか一方、あるいは両
方の比較が一致しなかった場合には、第２の汎用レジス
タセット（５２）を指定しているポインタ（６）を第１
の汎用レジスタセット（５１）を指定するように変更さ
せるとともに、アドレス生成部（４）で生成されたアド
レスを用いて主記憶（１３）から命令語で指定された範
囲の汎用レジスタにメモリインタフェース（７）を介し
てデータをロードする。ＬＤＭＵＬ命令の実行完了後は
、ポインタ（６）の指定に従って第１の汎用レジスタセ
ット（５１）を使用して命令を実行する。

次に他の実施例について説明する。

第２図は、第１図に示した実施例に加えて汎用レジスタ
を３以上の複数セット備えることによって、サブルーチ
ンコールが階層的に行われるときのサブルーチンリター
ン処理の高速化を実現する実施例について示している。

なお、図では汎用レジスタセットの数が３の場合につい
て示しているが、４以上の場合についても前記実施例に
対して同様の拡張を行うことによって実現可能である。

図において、（５３）は第３の汎用レジスタセット、（
６１）はポインタ、（９２）はＳＴＲＭＵＬ命令で主記
憶（１３）上に退避した汎用レジスタの範囲を記憶する
第２のレジスタ、（１０２）はＳＴＲＭＵＬ命令で格納
を行なった主記憶（１３）のアドレスを記憶する第２の
レジスタである。

まず、最初の状態として、ポインタ（６１）は第１の汎
用レジスタセット（５１）を使用することを指定してい
る。サブルーチンの入り口でＳＴＲＭＵＬ命令を実行す
るときの動作は、ＳＴＲＭＵＬ命令が主記憶（１３）上
に退避する汎用レジスタの範囲を命令語から切り畠して
レジスタ（９１）にセットすること、アドレス生成部（
４）が退避するアドレスをレジスタ（１０１）にセット
すること、および演算実行部（３）が第２および第３の
汎用レジスタセット（５２）。

（５３）の同一レジスタ位置へもバス（８）を介してデ
ータを格納することを除いては前記第１の実施例に示し
たものと同様である。ＳＴＲＭＵＬ命令の実行が終了す
るとサブルーチン内部処理に入るが、このとき更にサブ
ルーチンコールがあると、そのサブルーチンの入り口で
再度ＳＴＲＭＵＬ命令を実行する。この場合は、前述の
ようなＳＴＲＭＵＬ命令の処理を行なうが、退避する汎
用レジスタの範囲をレジスタ（９２）にセットし、退避
するアドレスをレジスタ（１０２）にセットし、第３の
汎用レジスタセット（５３）に第２の汎用レジスタセッ
ト（５２）の内容を書込み、ポインタ（６１）は第３の
汎用レジスタセット（５３）を指定する。

次に、サブルーチンの最後でＬＤＭＵＬ命令により汎用
レジスタの内容を復帰させるときの制御について説明す
る。基本的な動作は前述の通りであるが、復帰する汎用
レジスタの範囲の比較対象はレジスタ（９２）であり、
復帰するデータのアドレス比較対象はレジスタ（１０２
）である。演算実行部（３）は上記２種類の比較結果に
より動作が異なる。まず、汎用レジスタの範囲の比較と
退避および復帰アドレスとの比較がいずれも一致した場
合には、第３の汎用レジスタ（５３）を指定しているポ
インタ（６１）を第２の汎用レジスタセット（５２）を
指定するように変更させる。

このとき、汎用レジスタヘロードするための主記憶アク
セスは行わない。次に、いずれか一方、あるいは両方の
比較が一致しなかった場合には、第３の汎用レジスタ（
５３）を指定しているポインタ（６１）を第２の汎用レ
ジスタセット（５２）を指定するように変更させるとと
もに、アドレス生成部（４）で生成されたアドレスを用
いて主記憶（１３）から命令語で指定された範囲の汎用
レジスタにメモリインタフェース（７）を介してデータ
をロードする。ＬＤＭＵＬ命令の実行完了後はポインタ
（６１）の指定に従って第２の汎用レジスタセット（５
２）を使用して命令を実行する。

この状態で更にサブルーチンのリターンに伴うＬＤＭＵ
Ｌ命令をデコードすると、上記と同様の処理を行って、
ポインタ（６１）の指定を第２の汎用レジスタセット（
５２）から第１の汎用レジスタセット（５１）に切り換
える。

［発明の効果］ 以上のように、この発明によれば、２以上の複数の汎用
レジスタセットを備えて、サブルーチンコール、リター
ン毎に使用するレジスタセットを切り換え、リターンに
伴う主記憶アクセスを省略できるようにしたので、サブ
ルーチンのリターン処理が高速化されるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデータ処理装置の基
本構成図、第２図はこの発明の他の実施例を示すデータ
処理装置の基本構成図、第３図は従来のデータ処理装置
を示す一基本構成図、第４図はサブルーチンコールとリ
ターンの手続きを簡単に示す図である。 （１）は命令レジスタ、（２）は命令デコーダ、（３）
は演算実行部、（４）はアドレス生成部、（５１）〜（
５３）は第１〜第３の汎用レジスタセット、（６）、（
６１）はポインタ、（７）はメモリインタフェース、（
８）はバス、（９１）　、　（９２）　、　（１０１）
　、　（１０２）はレジスタ、（１１）、（１２）は比
較器。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　弁理士　　宮　園　純　− 第１図 １３図

Claims (1)

1. 【特許請求の範囲】 プログラム実行に際して当該プログラムが使用する情報
   を保持する汎用レジスタを有し、主記憶内に格納された
   プログラムを取り込んで実行するとともに、サブルーチ
   ンコール時には汎用レジスタの内容を主記憶上に退避す
   る計算機の中央処理装置において、 上記汎用レジスタを複数セット具備し、第ｎの汎用レジ
   スタセットを使用しているとき、サブルーチンコール時
   の汎用レジスタの主記憶上への退避後に使用レジスタを
   第ｎ＋１の汎用レジスタセットに切り換えるとともに、
   第ｎ＋１の汎用レジスタセットを使用しているとき、サ
   ブルーチンリターン時の汎用レジスタ復帰に際して使用
   レジスタを第ｎの汎用レジスタセットに切り換えるよう
   にしたことを特徴とするデータ処理方式。