JPH0337719A - マスタフアイルの主記憶装置展開方式 - Google Patents
マスタフアイルの主記憶装置展開方式Info
- Publication number
- JPH0337719A JPH0337719A JP1172408A JP17240889A JPH0337719A JP H0337719 A JPH0337719 A JP H0337719A JP 1172408 A JP1172408 A JP 1172408A JP 17240889 A JP17240889 A JP 17240889A JP H0337719 A JPH0337719 A JP H0337719A
- Authority
- JP
- Japan
- Prior art keywords
- master file
- storage device
- program
- main storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマスタファイルの主記憶装置の展開方式に関し
、特に端末オンラインシステムのオンライン処理を制御
するためのマスタファイルデータを主記憶装置に展開す
る方式に関する。
、特に端末オンラインシステムのオンライン処理を制御
するためのマスタファイルデータを主記憶装置に展開す
る方式に関する。
（従来の技術）
従来、この種の高速レスポンスが要求される端末オンラ
インシステムにかいては、必要に応じてマスタファイル
内のデータをプログラムに影響を与えず容易に変更でき
るように、マスタファイルは外部記憶装置に作成されて
いた。したがって、プログラムの実行中にデータが必要
になったならば、その都度、マスタファイルからデータ
を入出力していた。
インシステムにかいては、必要に応じてマスタファイル
内のデータをプログラムに影響を与えず容易に変更でき
るように、マスタファイルは外部記憶装置に作成されて
いた。したがって、プログラムの実行中にデータが必要
になったならば、その都度、マスタファイルからデータ
を入出力していた。
（発明が解決しようとする課題）
上述した従来の方式では、プログラムの実行中に外部記
憶装置上のマスタファイルにデータが多数回にわたって
入出力される。このマスタファイルの入出力がプログラ
ムの処理上、最も時間のかかる処理の一つのため、入出
力の多いマスタファイルがある場合、システムの応答時
間が極端に遅くなるという欠点がある。
憶装置上のマスタファイルにデータが多数回にわたって
入出力される。このマスタファイルの入出力がプログラ
ムの処理上、最も時間のかかる処理の一つのため、入出
力の多いマスタファイルがある場合、システムの応答時
間が極端に遅くなるという欠点がある。
本発明の目的は、プログラム中にマスタファイル展開用
テーブル領域を確保しておき、当該プログラムが起動さ
れた段階で外部記憶装置上のマスタファイルデータを主
記憶装置にすべて展開し、プログラム実行中はマスタフ
ァイルからの入出力は行わずに、主記憶装置上の展開テ
ーブルを使用してデータを授受することにより上記欠点
を除去し、システムの応答時間が極端に遅くならないよ
うに構成したマスタファイルの主記憶装置展開方式を提
供することにある。
テーブル領域を確保しておき、当該プログラムが起動さ
れた段階で外部記憶装置上のマスタファイルデータを主
記憶装置にすべて展開し、プログラム実行中はマスタフ
ァイルからの入出力は行わずに、主記憶装置上の展開テ
ーブルを使用してデータを授受することにより上記欠点
を除去し、システムの応答時間が極端に遅くならないよ
うに構成したマスタファイルの主記憶装置展開方式を提
供することにある。
（課題を解決するための手段）
本発明によるマスタファイルの主記憶装置展開方式は、
外部記憶装置と、主記憶装置と、ワークステーションと
を具備して構成したものである。
外部記憶装置と、主記憶装置と、ワークステーションと
を具備して構成したものである。
外部記憶装置は、マスタファイル展開用テーブル領域を
確保したプログラムを格納するためのものである。
確保したプログラムを格納するためのものである。
主記憶装置は、プログラムが起動された段階でマスタフ
ァイルデータを展開するためのものである。
ァイルデータを展開するためのものである。
ワークステーションは、プログラムの実行中に主記憶装
置上のマスタファイル展開用テーブルを使用してデータ
を授受するためのものである。
置上のマスタファイル展開用テーブルを使用してデータ
を授受するためのものである。
（実施列）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるマスタファイルの主記憶装置展
開方式の一実施例を示す説明図である。
開方式の一実施例を示す説明図である。
第１図において、１はワークステーション、２は主記憶
装置、３は外部記憶装置である。第１図に釦いて、第１
７エーズではプログラムＡの処理が起動されるときを示
し、第２７エーズではプログラムＡの起動直後の状態を
示し、第８フエーズではプログラムＡの処理実行中の主
記憶装置２および外部記憶装置３でのマスタファイルデ
ータの状態を示す。
装置、３は外部記憶装置である。第１図に釦いて、第１
７エーズではプログラムＡの処理が起動されるときを示
し、第２７エーズではプログラムＡの起動直後の状態を
示し、第８フエーズではプログラムＡの処理実行中の主
記憶装置２および外部記憶装置３でのマスタファイルデ
ータの状態を示す。
プログラムＡには、あらかじめマスタファイル展開用テ
ーブル領域を確保してＤく。プログラムＡが起動される
と、まず最初に外部記憶装置３からマスタファイルのデ
ータを読込み、主記憶装置２上のマスタファイル展開用
テーブルにデータをすべて展開する。
ーブル領域を確保してＤく。プログラムＡが起動される
と、まず最初に外部記憶装置３からマスタファイルのデ
ータを読込み、主記憶装置２上のマスタファイル展開用
テーブルにデータをすべて展開する。
展開が終了すると、プログラムＡは外部記憶装置ｓ上の
マスタファイルとの間で入出力を行わない。プログラム
Ａの一連処理の実行中には、主記憶装置２上のテーブル
データを使用する。
マスタファイルとの間で入出力を行わない。プログラム
Ａの一連処理の実行中には、主記憶装置２上のテーブル
データを使用する。
一方、プログラムＡが一連処理を実行中であっても、外
部記憶装置ｓ上のマスタファイルはプログラムＡと無関
係な状態に保つことができるため、別プログラムなどを
使用してマスタファイルのデータを変更することも可能
である。変更データの内容は、プログラムＡの一連の処
理が終了した後、再びプログラムＡが再起動されたとき
に反映される。
部記憶装置ｓ上のマスタファイルはプログラムＡと無関
係な状態に保つことができるため、別プログラムなどを
使用してマスタファイルのデータを変更することも可能
である。変更データの内容は、プログラムＡの一連の処
理が終了した後、再びプログラムＡが再起動されたとき
に反映される。
（発明の効果）
以上説明したように本発明は、プログラム起動直後に外
部記憶装置上のマスタファイルデータを主記憶装置上に
展開することにより、マスタファイルの内容をプログラ
ムに影響を与えずに更新できるとともに、プログラムと
外部記憶装置上のマスタファイルとの間での、処理時間
のかかる入出力回数を減らし、プログラムの処理速度を
高速化することができるという効果がある。
部記憶装置上のマスタファイルデータを主記憶装置上に
展開することにより、マスタファイルの内容をプログラ
ムに影響を与えずに更新できるとともに、プログラムと
外部記憶装置上のマスタファイルとの間での、処理時間
のかかる入出力回数を減らし、プログラムの処理速度を
高速化することができるという効果がある。
第１図は、本発明によるマスタファイルの主記憶装置展
開方式の一実施例を示すブロック図である。 １◆・・ワークステーション ２・・・主記憶装置 ５・・・外部記憶装置
開方式の一実施例を示すブロック図である。 １◆・・ワークステーション ２・・・主記憶装置 ５・・・外部記憶装置
Claims (1)
- マスタファイル展開用テーブル領域を確保したプログラ
ムを格納するための外部記憶装置と、前記プログラムが
起動された段階でマスタファイルデータを展開するため
の主記憶装置と、前記プログラムの実行中に前記主記憶
装置上のマスタファイル展開用テーブルを使用してデー
タを授受するためのワークステーションとを具備して構
成したことを特徴とするマスタファイルの主記憶装置展
開方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172408A JPH0337719A (ja) | 1989-07-04 | 1989-07-04 | マスタフアイルの主記憶装置展開方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172408A JPH0337719A (ja) | 1989-07-04 | 1989-07-04 | マスタフアイルの主記憶装置展開方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0337719A true JPH0337719A (ja) | 1991-02-19 |
Family
ID=15941405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172408A Pending JPH0337719A (ja) | 1989-07-04 | 1989-07-04 | マスタフアイルの主記憶装置展開方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0337719A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120152589A1 (en) * | 2010-12-21 | 2012-06-21 | Hitachi Cable, Ltd. | Differential signal transmission cable |
-
1989
- 1989-07-04 JP JP1172408A patent/JPH0337719A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120152589A1 (en) * | 2010-12-21 | 2012-06-21 | Hitachi Cable, Ltd. | Differential signal transmission cable |
| US8993883B2 (en) * | 2010-12-21 | 2015-03-31 | Hitachi Metals, Ltd. | Differential signal transmission cable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229355A (ja) | データアクセス方法及びデータ処理システム | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPS5837586B2 (ja) | デ−タファイル制御方法 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPH04288603A (ja) | 数値制御装置 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JP2567111B2 (ja) | マイクロプログラム制御装置 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JPH1185518A (ja) | 制御装置 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JP3348177B2 (ja) | プログラマブルコントローラ | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPH0830466A (ja) | マルチタスク切り換え制御方法 | |
| JPH02181831A (ja) | プログラム制御方法 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0447337B2 (ja) | ||
| JPS6368955A (ja) | 入出力制御装置 | |
| JPH0158522B2 (ja) | ||
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH02309440A (ja) | 通信処理装置 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPS61103245A (ja) | 機械語命令体系の拡張方式 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH0517595B2 (ja) |