JPH02181831A - プログラム制御方法 - Google Patents
プログラム制御方法Info
- Publication number
- JPH02181831A JPH02181831A JP231389A JP231389A JPH02181831A JP H02181831 A JPH02181831 A JP H02181831A JP 231389 A JP231389 A JP 231389A JP 231389 A JP231389 A JP 231389A JP H02181831 A JPH02181831 A JP H02181831A
- Authority
- JP
- Japan
- Prior art keywords
- address
- module
- ram
- processing
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000012545 processing Methods 0.000 claims abstract description 42
- 230000000694 effects Effects 0.000 abstract description 4
- 230000009191 jumping Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 11
- 238000012805 post-processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プログラム制御方法に関し、特にマイクロコ
ンピュータシステムにおけるプログラム制御方法に関す
るものである。
ンピュータシステムにおけるプログラム制御方法に関す
るものである。
従来、マイクロコンピュータシステムは基本構成要素と
して、第２図に示すように、各種制御を行うＣＰＵ１と
、プログラム実行エリアおよびデータエリアを有してい
るＲＡＭ （ランダム・アクセス・メモリ）２と、複数
の処理モジュールから構成された制御プログラムを記憶
しているＲＯＭ（リード・オンリ・メモリ）３とから構
成され、それらはシステムバス４（アドレスバス、デー
タバス、コントロールバス）に接続されていて、プログ
ラム制御により各種入出力機器（例えば、スキャナ等）
の制御を行う。
して、第２図に示すように、各種制御を行うＣＰＵ１と
、プログラム実行エリアおよびデータエリアを有してい
るＲＡＭ （ランダム・アクセス・メモリ）２と、複数
の処理モジュールから構成された制御プログラムを記憶
しているＲＯＭ（リード・オンリ・メモリ）３とから構
成され、それらはシステムバス４（アドレスバス、デー
タバス、コントロールバス）に接続されていて、プログ
ラム制御により各種入出力機器（例えば、スキャナ等）
の制御を行う。
このようなマイクロコンピュータシステムにおいて、プ
ログラム制御には外部または内部の要求により現在実行
中のプログラムを一時的に中断し、後から再開できるよ
うにして別のプログラム（モジュール）へ実行を移す割
込み処理がある。この割込み処理のための割込みスター
ト番地（割込みアドレス）を固定でＲＯＭ内に有してい
るメモリ・マツプ例を第９図に示す。このように、割り
込みアドレスがＲＯＭ内であり、ひとつの割り込みに多
数の処理選択がある場合１割り込みの飛び先番地も、Ｒ
ＯＭ内の任意のモジュールに配置され、そのモジュール
内では、どの処理を行うかの分岐処理が必要であった。
ログラム制御には外部または内部の要求により現在実行
中のプログラムを一時的に中断し、後から再開できるよ
うにして別のプログラム（モジュール）へ実行を移す割
込み処理がある。この割込み処理のための割込みスター
ト番地（割込みアドレス）を固定でＲＯＭ内に有してい
るメモリ・マツプ例を第９図に示す。このように、割り
込みアドレスがＲＯＭ内であり、ひとつの割り込みに多
数の処理選択がある場合１割り込みの飛び先番地も、Ｒ
ＯＭ内の任意のモジュールに配置され、そのモジュール
内では、どの処理を行うかの分岐処理が必要であった。
この割り込みのたびに分岐処理が１回行われ、続いて１
０回、１００回、１０００回、・・・と割り込みが多く
なるほど分岐処理も、１０回、１００回、１０００回、
・・・となり、この分岐処理時間を無視することはでき
ない。
０回、１００回、１０００回、・・・と割り込みが多く
なるほど分岐処理も、１０回、１００回、１０００回、
・・・となり、この分岐処理時間を無視することはでき
ない。
また、処理速度を向上させるために、分岐処理を使わず
似たようなモジュール（Ｉ１０アドレスだけ違うモジュ
ールなど）をいくつも作成し、個別にモジュールを実行
させていた。しかし、これだとプログラムの容量が大き
くなってしまい、小規模システム機器では、コストにも
影響を与える。
似たようなモジュール（Ｉ１０アドレスだけ違うモジュ
ールなど）をいくつも作成し、個別にモジュールを実行
させていた。しかし、これだとプログラムの容量が大き
くなってしまい、小規模システム機器では、コストにも
影響を与える。
上記従来技術では、割込みアドレスおよび割り込みの飛
び先番地をＲＯＭ内に配置していたため、分岐処理の回
数が多くなると、分岐処理に時間がかかり、無駄になる
という問題があった。また、分岐処理を使わず、多数の
モジュールを個別に実行させる場合には、プログラム容
量が大きくなるという問題があった。
び先番地をＲＯＭ内に配置していたため、分岐処理の回
数が多くなると、分岐処理に時間がかかり、無駄になる
という問題があった。また、分岐処理を使わず、多数の
モジュールを個別に実行させる場合には、プログラム容
量が大きくなるという問題があった。
本発明の目的は、このような従来の問題を解決し、小規
模システム機器において、制御プログラムの容量を短縮
化可能とし、かつ処理速度の向上を図れるプログラム制
御方法を提供することにある。
模システム機器において、制御プログラムの容量を短縮
化可能とし、かつ処理速度の向上を図れるプログラム制
御方法を提供することにある。
上記目的を達成するため、本発明のプログラム制御方法
は、複数の処理モジュールから構成された制御プログラ
ムを記憶したＲＯＭ （リード・オンリ・メモリ）と、
プログラム実行エリアを有しているＲＡＭ（ランダム・
アクセス・メモリ）とを備えたシステムにおいて、上記
ＲＯＭ内に割り込みアドレスを有している場合、割り込
みの飛び先番地を上記ＲＡＭの任意の番地に設定し、該
ＲＡＭの任意の番地からの飛び先番地を実行したい処理
モジュールの先頭番地に配置したことに特徴がある。
は、複数の処理モジュールから構成された制御プログラ
ムを記憶したＲＯＭ （リード・オンリ・メモリ）と、
プログラム実行エリアを有しているＲＡＭ（ランダム・
アクセス・メモリ）とを備えたシステムにおいて、上記
ＲＯＭ内に割り込みアドレスを有している場合、割り込
みの飛び先番地を上記ＲＡＭの任意の番地に設定し、該
ＲＡＭの任意の番地からの飛び先番地を実行したい処理
モジュールの先頭番地に配置したことに特徴がある。
本発明においては、割り込みの飛び先番地をＲＡＭの任
意の番地に設定し、ＲＡＭの任意の番地からの飛び先番
地を実行したい処理モジュールの先頭番地に配置するこ
とにより、システム処理の速度を向上させている。また
、ＲＯＭ内の制御プログラムの任意のモジュールをＲＡ
Ｍ上の任意の位置に展開させ、その展開されたモジュー
ルの一部分を変更して、別のモジュールを作成すること
により、制御プログラムの容量を小さくしている。
意の番地に設定し、ＲＡＭの任意の番地からの飛び先番
地を実行したい処理モジュールの先頭番地に配置するこ
とにより、システム処理の速度を向上させている。また
、ＲＯＭ内の制御プログラムの任意のモジュールをＲＡ
Ｍ上の任意の位置に展開させ、その展開されたモジュー
ルの一部分を変更して、別のモジュールを作成すること
により、制御プログラムの容量を小さくしている。
以下、本発明の一実施例を５図面により詳細に説明する
。
。
第２＠は、本発明を適用したマイクロコンピュータシス
テムの構成図である。これは、一般的なマイクロコンピ
ュータシステムの基本構成であり、ハードウェアについ
ては、従来技術で説明した構成と同様である。
テムの構成図である。これは、一般的なマイクロコンピ
ュータシステムの基本構成であり、ハードウェアについ
ては、従来技術で説明した構成と同様である。
第２図において、１はＣＰＵ、２はプログラム実行エリ
アおよびデータエリアを有しているＲＡＭ、３は複数の
処理モジュールから構成された制御プログラムを記憶し
ているＲＯＭである。
アおよびデータエリアを有しているＲＡＭ、３は複数の
処理モジュールから構成された制御プログラムを記憶し
ているＲＯＭである。
第３図は、割込み処理用のプログラム構成例を示す図で
ある。ここで、処理プログラムはモジュール構成となっ
ており、Ａモジュール、Ｂモジュール、Ｃモジュール、
Ｄモジュール、Ｅモジュール、・・・から構成されてい
る。このようなモジュール構成の割込み処理プログラム
によるプログラム制御を行う場合について以下では説明
する。
ある。ここで、処理プログラムはモジュール構成となっ
ており、Ａモジュール、Ｂモジュール、Ｃモジュール、
Ｄモジュール、Ｅモジュール、・・・から構成されてい
る。このようなモジュール構成の割込み処理プログラム
によるプログラム制御を行う場合について以下では説明
する。
第４図に示すように、割り込みアドレスがＲＯＭ内にあ
る場合、従来の制御では直接処理プログラムへ飛び、Ａ
モジュール、Ｂモジュール、Ｃモジュール、・・・のど
のモジュールを実行するかの分岐処理を行った後、選択
した処理を行っていた。例えばモータ等の制御では、こ
れを数十、数百回繰り返すことがある。この繰り返し処
理を行ったときの時間との関係を第５図に示す。ここで
、第５図（ａ）は従来の制御方法による場合を示し、・
第５図（ｂ）は本実施例の制御方法による場合を示して
いる。第５図（ａ）から、明らかなように、その都度分
岐処理が行われているが、実際は、１度で十分のはずで
ある。従って、本実施例では、割り込みアドレスをＲＡ
Ｍ上の任意の位置に設定しく第６図■）である。システ
ムの処理選択において選択された処理のモジュールの先
頭アドレスを、そのＲＡＭの任意の位置からの飛び先番
地に設定する（第６図■）ことで、第５図（ｂ）のよう
になる。
る場合、従来の制御では直接処理プログラムへ飛び、Ａ
モジュール、Ｂモジュール、Ｃモジュール、・・・のど
のモジュールを実行するかの分岐処理を行った後、選択
した処理を行っていた。例えばモータ等の制御では、こ
れを数十、数百回繰り返すことがある。この繰り返し処
理を行ったときの時間との関係を第５図に示す。ここで
、第５図（ａ）は従来の制御方法による場合を示し、・
第５図（ｂ）は本実施例の制御方法による場合を示して
いる。第５図（ａ）から、明らかなように、その都度分
岐処理が行われているが、実際は、１度で十分のはずで
ある。従って、本実施例では、割り込みアドレスをＲＡ
Ｍ上の任意の位置に設定しく第６図■）である。システ
ムの処理選択において選択された処理のモジュールの先
頭アドレスを、そのＲＡＭの任意の位置からの飛び先番
地に設定する（第６図■）ことで、第５図（ｂ）のよう
になる。
つまり、本実施例では、選択された時点で、ＲＡＭにそ
の選択された処理のモジュールの先頭アドレスを設定す
ることで、割り込み処理中は、分岐処理の必要はなくな
り、繰り返し処理が、多ければ多いほど、処理速度が向
上できる。
の選択された処理のモジュールの先頭アドレスを設定す
ることで、割り込み処理中は、分岐処理の必要はなくな
り、繰り返し処理が、多ければ多いほど、処理速度が向
上できる。
第１２図は、本発明の一実施例を示すプログラム制御方
法を説明するためのフローチャートである。
法を説明するためのフローチャートである。
これは、第２図に示すＣＰＵＩにおける処理フローチャ
ートである。以下、第１図のフローチャートに従って説
明する。
ートである。以下、第１図のフローチャートに従って説
明する。
第２図に示すシステムを起動すると、まずシステム全体
の初期設定を行う（ステップ１０１）。このとき、ＲＡ
Ｍ内の各モジュールへの飛び光領域の飛び先アドレスを
設定し、Ｘモジュール（Ａモジュール、Ｂモジュール、
Ｃモジュール、・・・）をＲＡＭ上にコピーする。この
場合のメモリマツプ例を第７図に示す。このような初期
設定を終了すると、スイッチ等で処理の選択を行う（ス
テップ１０２）。 このとき、選択によりＲＡＭ上の飛
び先アドレスを変更する。ＲＡＭ上のＸモジュールを部
分変更（書き替え）して、任意の処理モジュールを作成
する。この例を第８図に示す。例えば、Ｘモジュールの
Ａパートを変更（書き替え）してＡモジュールを作成し
、同様にそのＢバートを変更（書き替え）してＢモジュ
ール、・・・その２パートを変更（書き替え）してＺモ
ジュールをそれぞれ作成する。これにより、制御プログ
ラムの容量を小さくすることができる。
の初期設定を行う（ステップ１０１）。このとき、ＲＡ
Ｍ内の各モジュールへの飛び光領域の飛び先アドレスを
設定し、Ｘモジュール（Ａモジュール、Ｂモジュール、
Ｃモジュール、・・・）をＲＡＭ上にコピーする。この
場合のメモリマツプ例を第７図に示す。このような初期
設定を終了すると、スイッチ等で処理の選択を行う（ス
テップ１０２）。 このとき、選択によりＲＡＭ上の飛
び先アドレスを変更する。ＲＡＭ上のＸモジュールを部
分変更（書き替え）して、任意の処理モジュールを作成
する。この例を第８図に示す。例えば、Ｘモジュールの
Ａパートを変更（書き替え）してＡモジュールを作成し
、同様にそのＢバートを変更（書き替え）してＢモジュ
ール、・・・その２パートを変更（書き替え）してＺモ
ジュールをそれぞれ作成する。これにより、制御プログ
ラムの容量を小さくすることができる。
次にシステムでの各種処理を行う（ステップ１０３）。
この処理を終了すると、次の処理が行えるように後処理
を行い（ステップ１０４）、次の処理の選択を待つ。ス
テップ１０４においては、再度ＸモジュールをＲＡＭ上
にコピーし、Ｘモジュールを初期化しておく。
を行い（ステップ１０４）、次の処理の選択を待つ。ス
テップ１０４においては、再度ＸモジュールをＲＡＭ上
にコピーし、Ｘモジュールを初期化しておく。
このように、本実施例においては１割り込みの飛び先番
地をＲＡＭの任意の番地に設定し、ＲＡＭの任意の番地
からの飛び先番地を実行したい処理モジュールの先頭番
地に配置することにより、システム処理の速度を向上す
ることができる。また、ＲＯＭ内の制御プログラムの任
意のモジュールをＲＡＭ上の任意の位置に展開させ、そ
の展開されたモジュールの一部分を変更して、別のモジ
ュールを作成することにより、制御プログラムの容量を
小さくできる−この容量短縮の効果は、類似モジュール
が多いほど、大きいといえる。
地をＲＡＭの任意の番地に設定し、ＲＡＭの任意の番地
からの飛び先番地を実行したい処理モジュールの先頭番
地に配置することにより、システム処理の速度を向上す
ることができる。また、ＲＯＭ内の制御プログラムの任
意のモジュールをＲＡＭ上の任意の位置に展開させ、そ
の展開されたモジュールの一部分を変更して、別のモジ
ュールを作成することにより、制御プログラムの容量を
小さくできる−この容量短縮の効果は、類似モジュール
が多いほど、大きいといえる。
上記実施例において、入力手段（図示せず）により各処
理を選択する前に、任意のモジュールをＲＡＭ上の任意
の位置に展開しておき、入力手段（図示せず）により各
処理を選択した後、選択された処理に応じた変更部分を
ＲＡＭ上に展開（コピー）されたモジュールに対し、変
更（書き替え）して選択された処理モジュールを作成し
、実行するようにしても良い。
理を選択する前に、任意のモジュールをＲＡＭ上の任意
の位置に展開しておき、入力手段（図示せず）により各
処理を選択した後、選択された処理に応じた変更部分を
ＲＡＭ上に展開（コピー）されたモジュールに対し、変
更（書き替え）して選択された処理モジュールを作成し
、実行するようにしても良い。
以上説明したように、本発明によれば、小規模システム
機器において、制御プログラムの容量を短縮化可能とな
り、かつ処理速度の向上を図れる。
機器において、制御プログラムの容量を短縮化可能とな
り、かつ処理速度の向上を図れる。
第１図は本発明の一実施例を示すプログラム制御方法を
説明するためのフローチャート、第２図はマイクロコン
ピュータシステムの基本構成図、第３図は割り込み処理
用のプログラム構成を示す図、第４図は従来の割り込み
処理を示す図、第５図は繰り返し処理を行ったときの時
間との関係を示す従来例と本発明との比較図、第６図は
第５図におけるメモリマツプ例を示す図、第７図は本発
明の実施例におけるメモリマツプ例を示す図、第８図は
あるモジュールの変更（書き替え）して任意のモジュー
ルを作成する例を説明するための図、第９図は従来の割
込みアドレスＲＯＭ内蔵のメモリマツプ例を示す図であ
る。 １ ： ＣＰＵ、２：ＲＯＭ、３ ： ＲＡＭ。 第 図 第 図 第 図 第 図
説明するためのフローチャート、第２図はマイクロコン
ピュータシステムの基本構成図、第３図は割り込み処理
用のプログラム構成を示す図、第４図は従来の割り込み
処理を示す図、第５図は繰り返し処理を行ったときの時
間との関係を示す従来例と本発明との比較図、第６図は
第５図におけるメモリマツプ例を示す図、第７図は本発
明の実施例におけるメモリマツプ例を示す図、第８図は
あるモジュールの変更（書き替え）して任意のモジュー
ルを作成する例を説明するための図、第９図は従来の割
込みアドレスＲＯＭ内蔵のメモリマツプ例を示す図であ
る。 １ ： ＣＰＵ、２：ＲＯＭ、３ ： ＲＡＭ。 第 図 第 図 第 図 第 図
Claims (1)
- （１）複数の処理モジュールから構成された制御プログ
ラムを記憶したＲＯＭ（リード・オンリ・メモリ）と、
プログラム実行エリアを有しているＲＡＭ（ランダム・
アクセス・メモリ）とを備えたシステムにおいて、上記
ＲＯＭ内に割り込みアドレスを有している場合、割り込
みの飛び先番地を上記ＲＡＭの任意の番地に設定し、該
ＲＡＭの任意の番地からの飛び先番地を実行したい処理
モジュールの先頭番地に配置したことを特徴とするプロ
グラム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP231389A JPH02181831A (ja) | 1989-01-09 | 1989-01-09 | プログラム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP231389A JPH02181831A (ja) | 1989-01-09 | 1989-01-09 | プログラム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181831A true JPH02181831A (ja) | 1990-07-16 |
Family
ID=11525852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP231389A Pending JPH02181831A (ja) | 1989-01-09 | 1989-01-09 | プログラム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056341A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Electric Corp | マルチプロセツサシステム |
-
1989
- 1989-01-09 JP JP231389A patent/JPH02181831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056341A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Electric Corp | マルチプロセツサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974512A (en) | System for saving and restoring contents of a plurality of registers | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH11316686A (ja) | コンピュ―タシステムのｂｉｏｓデ―タ格納装置及びその駆動方法 | |
| JPH03268005A (ja) | プログラマブルコントローラ | |
| JPH1115960A (ja) | データ処理装置 | |
| JPH02181831A (ja) | プログラム制御方法 | |
| JP3007923B2 (ja) | データ転送方法およびシステム | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP4037941B2 (ja) | 制御装置 | |
| JP2002312236A (ja) | データ処理装置および方法 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JP2663600B2 (ja) | 制御表再配置処理方式 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPH05307403A (ja) | プログラム管理方法及びプログラム管理装置とプラントコントローラシステム | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH07219918A (ja) | 並列計算機のシステム立上げ方式 | |
| JPH04245538A (ja) | 情報処理装置 | |
| JPH10171509A (ja) | プロセス制御装置 | |
| JPH03252740A (ja) | 命令発生制御方式 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH0531170B2 (ja) | ||
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 |