JPH04245538A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04245538A JPH04245538A JP3160791A JP3160791A JPH04245538A JP H04245538 A JPH04245538 A JP H04245538A JP 3160791 A JP3160791 A JP 3160791A JP 3160791 A JP3160791 A JP 3160791A JP H04245538 A JPH04245538 A JP H04245538A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- package
- function
- packages
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 26
- 230000015654 memory Effects 0.000 claims abstract description 19
- 230000010365 information processing Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は情報処理装置に関し、特にＣＰＵ
とメモリとからなるＣＰＵパッケージと、このＣＰＵに
より制御される複数の機能パッケージとを含む情報処理
装置に関するものである。
とメモリとからなるＣＰＵパッケージと、このＣＰＵに
より制御される複数の機能パッケージとを含む情報処理
装置に関するものである。
【０００２】
【従来技術】従来のこの様な情報処理装置について図３
を参照しつつ説明する。図において、ＣＰＵパッケージ
１０はＣＰＵ１２と、このＣＰＵの制御プログラムが格
納されたメモリ１１と、内部バス２とからなっている。 機能パッケージ２０及び３０はＣＰＵ１２からの外部バ
ス１により制御される制御回路２１，３１を夫々有する
ものである。
を参照しつつ説明する。図において、ＣＰＵパッケージ
１０はＣＰＵ１２と、このＣＰＵの制御プログラムが格
納されたメモリ１１と、内部バス２とからなっている。 機能パッケージ２０及び３０はＣＰＵ１２からの外部バ
ス１により制御される制御回路２１，３１を夫々有する
ものである。
【０００３】ＣＰＵ１２はメモリ１１から内部バス２を
介して制御プログラムを読出し、その制御プログラムに
従って外部バス１を介して制御回路２１を制御する。制
御回路２１はＣＰＵ１２に従って機能パッケージ２０の
制御を行う。機能パッケージ３０についても制御回路３
１により同様に制御される。
介して制御プログラムを読出し、その制御プログラムに
従って外部バス１を介して制御回路２１を制御する。制
御回路２１はＣＰＵ１２に従って機能パッケージ２０の
制御を行う。機能パッケージ３０についても制御回路３
１により同様に制御される。
【０００４】この様な従来の情報処理装置におけるＣＰ
Ｕ制御方式においては、制御プログラムを格納するメモ
リがＣＰＵパッケージ１０に搭載されているので、制御
プログラムの開発時に機能パッケージ２０，３０の制御
プログラムを作成して当該メモリ１１内に格納する必要
がある。
Ｕ制御方式においては、制御プログラムを格納するメモ
リがＣＰＵパッケージ１０に搭載されているので、制御
プログラムの開発時に機能パッケージ２０，３０の制御
プログラムを作成して当該メモリ１１内に格納する必要
がある。
【０００５】従って、制御プログラム開発後、機能パッ
ケージの機能追加や変更が発生すると、メモリ１１内の
制御プログラムの変更を行う必要があるという欠点があ
る。
ケージの機能追加や変更が発生すると、メモリ１１内の
制御プログラムの変更を行う必要があるという欠点があ
る。
【０００６】
【発明の目的】本発明の目的は、機能パッケージの機能
追加や変更に対して制御プログラムの変更を容易とする
ことが可能な情報処理装置を提供することである。
追加や変更に対して制御プログラムの変更を容易とする
ことが可能な情報処理装置を提供することである。
【０００７】
【発明の構成】本発明によれば、ＣＰＵとメモリとから
なるＣＰＵハッケージと、前記ＣＰＵにより制御される
複数の機能パッケージとを含む情報処理装置であって、
前記機能パッケージ各々を制御する制御プログラムを対
応機能パッケージに分散して記憶するようにしたことを
特徴とする情報処理装置が得られる。
なるＣＰＵハッケージと、前記ＣＰＵにより制御される
複数の機能パッケージとを含む情報処理装置であって、
前記機能パッケージ各々を制御する制御プログラムを対
応機能パッケージに分散して記憶するようにしたことを
特徴とする情報処理装置が得られる。
【０００８】
【実施例】以下、図面を用いて本発明の実施例について
説明する。
説明する。
【０００９】図１は本発明の実施例のシステムブロック
図であり、図３と同等部分は同一符号により示している
。ＣＰＵパッケージ１０はメモリ１１と、ＣＰＵ１２と
、内部バス２とからなる。機能パッケージ２０はＣＰＵ
１２からの外部バス１により制御される制御回路２１と
、この制御回路２１を制御するための制御プログラムを
格納するメモリ２２とからなる。
図であり、図３と同等部分は同一符号により示している
。ＣＰＵパッケージ１０はメモリ１１と、ＣＰＵ１２と
、内部バス２とからなる。機能パッケージ２０はＣＰＵ
１２からの外部バス１により制御される制御回路２１と
、この制御回路２１を制御するための制御プログラムを
格納するメモリ２２とからなる。
【００１０】また、機能３０はＣＰＵ１２からの外部バ
ス１により制御される制御回路３１と、この制御回路３
１を制御するための制御プログラムを格納するメモリ３
２とからなる。
ス１により制御される制御回路３１と、この制御回路３
１を制御するための制御プログラムを格納するメモリ３
２とからなる。
【００１１】図２は本発明の実施例の動作を示すフロー
チャートである。ＣＰＵ１２はメモリ１１から内部バス
２を介して制御プログラムを読出し、その制御プログラ
ムにより起動される。起動されたＣＰＵ１２は外部バス
１を介して機能パッケージ２０のメモリ２２からのこの
パッケージ２０の制御プログラムを読出し、そのプログ
ラムを実行することにより制御回路２１を制御するので
ある。
チャートである。ＣＰＵ１２はメモリ１１から内部バス
２を介して制御プログラムを読出し、その制御プログラ
ムにより起動される。起動されたＣＰＵ１２は外部バス
１を介して機能パッケージ２０のメモリ２２からのこの
パッケージ２０の制御プログラムを読出し、そのプログ
ラムを実行することにより制御回路２１を制御するので
ある。
【００１２】他の機能パッケージ３０についても全く同
様に、ＣＰＵ１２は外部バス１を介してメモリ３２から
このパッケージ３０の制御プログラムを読出して実行し
、制御回路３１を制御する。
様に、ＣＰＵ１２は外部バス１を介してメモリ３２から
このパッケージ３０の制御プログラムを読出して実行し
、制御回路３１を制御する。
【００１３】こうすることにより、ＣＰＵパッケージ１
０内のメモリ１１には、各機能パッケージ２０，３０の
制御プログラムを予め格納しておく必要がなく、よって
機能パッケージの追加，変更に自由に対処できるように
なる。
０内のメモリ１１には、各機能パッケージ２０，３０の
制御プログラムを予め格納しておく必要がなく、よって
機能パッケージの追加，変更に自由に対処できるように
なる。
【００１４】
【発明の効果】叙上の如く、本発明によれば、各機能パ
ッケージの制御用プログラムを対応機能パッケージの各
メモリ内に格納しておくことで、機能パッケージの追加
，変更に対して、各機能パッケージ内の制御プログラム
の変更のみで容易に行えるという効果がある。
ッケージの制御用プログラムを対応機能パッケージの各
メモリ内に格納しておくことで、機能パッケージの追加
，変更に対して、各機能パッケージ内の制御プログラム
の変更のみで容易に行えるという効果がある。
【図１】本発明の実施例のシステムブロック図である。
【図２】本発明の実施例の動作を示すフローチャートで
ある。
ある。
【図３】従来の情報処理装置のシステムブロック図であ
る。
る。
１０ ＣＰＵパッケージ
１１，２２，３２ メモリ
１２ ＣＰＵ
２０，３０ 機能パッケージ
２１，３１ 制御回路
Claims (1)
- 【請求項１】 ＣＰＵとメモリとからなるＣＰＵハッ
ケージと、前記ＣＰＵにより制御される複数の機能パッ
ケージとを含む情報処理装置であって、前記機能パッケ
ージ各々を制御する制御プログラムを対応機能パッケー
ジに分散して記憶するようにしたことを特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160791A JPH04245538A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3160791A JPH04245538A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245538A true JPH04245538A (ja) | 1992-09-02 |
Family
ID=12335889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3160791A Pending JPH04245538A (ja) | 1991-01-31 | 1991-01-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245538A (ja) |
-
1991
- 1991-01-31 JP JP3160791A patent/JPH04245538A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPH04245538A (ja) | 情報処理装置 | |
| KR900005303A (ko) | 데이타 처리 장치 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JPH08106307A (ja) | プログラマブルコントローラ | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPH02181831A (ja) | プログラム制御方法 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| KR0164725B1 (ko) | 캐쉬 메모리의 영역 분할방법 및 회로 | |
| JPS62169243A (ja) | プログラムロ−ド方式 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| KR940015818A (ko) | 다중처리 시스템에서 프로세스 디스패치 방법 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS6127777B2 (ja) | ||
| JPS63173154A (ja) | 多重プロセツサシステムにおけるタイマ値同時読出方式 | |
| JPH04358254A (ja) | アダプタ制御方式 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPS63733A (ja) | プログラム実行処理方式 | |
| JPH05303419A (ja) | ロボットプログラム記憶装置 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPH0573117A (ja) | 数値制御装置における原点復帰方法 | |
| JPH04218806A (ja) | プログラマブルコントローラのシーケンス命令処理装置 |