JPH0751610Y2 - オーバーライド機能を備えたプログラマブルコントローラ - Google Patents
オーバーライド機能を備えたプログラマブルコントローラInfo
- Publication number
- JPH0751610Y2 JPH0751610Y2 JP1988054520U JP5452088U JPH0751610Y2 JP H0751610 Y2 JPH0751610 Y2 JP H0751610Y2 JP 1988054520 U JP1988054520 U JP 1988054520U JP 5452088 U JP5452088 U JP 5452088U JP H0751610 Y2 JPH0751610 Y2 JP H0751610Y2
- Authority
- JP
- Japan
- Prior art keywords
- override
- input
- function
- override function
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【考案の詳細な説明】 [産業上の利用分野] 本考案はオーバーライド機能を備えたプログラマブルコ
ントローラ(以下、場合によりPCという)に関し、さら
に詳しくはオーバーライド機能を実行しても処理時間が
長くならないオーバーライド機能を備えたプログラマブ
ルコントローラに関する。
ントローラ(以下、場合によりPCという)に関し、さら
に詳しくはオーバーライド機能を実行しても処理時間が
長くならないオーバーライド機能を備えたプログラマブ
ルコントローラに関する。
[従来の技術] 第3図は従来のPCの構成図である。第3図において、1
はリミットスイッチ、押しボタンスイッチ等からの信号
を入力する複数の入力回路から構成された入力部、2は
入力部1を介して入力される信号によって、所定の演算
処理を行なうメモリを有する演算部、3は演算部2の演
算結果に基づいて電磁開閉器、ソレノイドバルブ等に信
号を出力する複数の出力回路から構成された出力部であ
る。
はリミットスイッチ、押しボタンスイッチ等からの信号
を入力する複数の入力回路から構成された入力部、2は
入力部1を介して入力される信号によって、所定の演算
処理を行なうメモリを有する演算部、3は演算部2の演
算結果に基づいて電磁開閉器、ソレノイドバルブ等に信
号を出力する複数の出力回路から構成された出力部であ
る。
第3図に示した従来のPCは第4図に示すように入力転
送、所定の演算及び出力転送をーサイクルとして動作す
る。入力転送は全ての入力回路から信号を入力する処理
である。演算は入力転送により得られた信号に基づく所
定の演算を行なう処理である。又、出力転送は演算結果
に応じて全ての出力回路に信号を出力する処理である。
送、所定の演算及び出力転送をーサイクルとして動作す
る。入力転送は全ての入力回路から信号を入力する処理
である。演算は入力転送により得られた信号に基づく所
定の演算を行なう処理である。又、出力転送は演算結果
に応じて全ての出力回路に信号を出力する処理である。
なお、場合によっては出力転送の後にモニタ等の処理を
行なうこともある。
行なうこともある。
ところで、PCは試験等を行なうための機能の一つとして
オーバーライド機能を有している。このオーバーライド
機能は強制オン・オフコマンドの一種である。例えば、
このオーバーライド機能を入力転送に対して実行する
と、入力回路に入力される信号の状態に拘らず、入力回
路に入力される信号の状態を記憶する入力テーブルメモ
リ(図示せず)の状態をオン又はオフにしてしまう。
オーバーライド機能を有している。このオーバーライド
機能は強制オン・オフコマンドの一種である。例えば、
このオーバーライド機能を入力転送に対して実行する
と、入力回路に入力される信号の状態に拘らず、入力回
路に入力される信号の状態を記憶する入力テーブルメモ
リ(図示せず)の状態をオン又はオフにしてしまう。
一般の強制オン・オフの場合、入力に強制オン・オフを
行なっても1スキャンで(次の入力転送で入力テーブル
メモリを書き替えてしまうため)無効となってしまう。
これに対して、オーバーライド機能は任意の期間、その
操作が有効となる。この点で、オーバーライド機能は一
般の強制オン・オフとは異なる。
行なっても1スキャンで(次の入力転送で入力テーブル
メモリを書き替えてしまうため)無効となってしまう。
これに対して、オーバーライド機能は任意の期間、その
操作が有効となる。この点で、オーバーライド機能は一
般の強制オン・オフとは異なる。
この動作を可能とするにはオーバーライドをかける入力
回路には入力転送を禁止する操作が必要となる。
回路には入力転送を禁止する操作が必要となる。
[考案が解決しようとする課題] このため、オーバーライド機能を実行するときは、第5
図に示すように入力部1の各回路毎にオーバーライドが
必要であるか否かを判断しながら行なうので、オーバー
ライド機能を実行しない場合に比べて回路当たりの処理
時間が1.5〜2.5倍も増加してしまうという問題点があっ
た。
図に示すように入力部1の各回路毎にオーバーライドが
必要であるか否かを判断しながら行なうので、オーバー
ライド機能を実行しない場合に比べて回路当たりの処理
時間が1.5〜2.5倍も増加してしまうという問題点があっ
た。
本考案は上記問題点を解決するするためになされたもの
で、処理時間を長くすることなく、オーバーライド機能
を実行できるオーバーライド機能を備えたプログラマブ
ルコントローラを提供することを目的とする。
で、処理時間を長くすることなく、オーバーライド機能
を実行できるオーバーライド機能を備えたプログラマブ
ルコントローラを提供することを目的とする。
[課題を解決するための手段] 本考案に係るオーバーライド機能を備えたプログラマブ
ルコントローラは、オーバーライド機能を実行する入力
回路を指定するとともに、指定した入力回路の強制オン
・オフ指示を設定するオーバーライド設定手段と、オー
バーライド設定手段により設定されたオーバーライド機
能を実行する入力回路及びその入力回路の強制オン・オ
フ指示を記憶するオーバーライド記憶手段と、入力転送
が行なわれる度毎に、オーバーライド実行手段に、オー
バーライド機能を実行する入力回路に対するオーバーラ
イド機能を実行させるオーバーライド制御手段とを備え
ている。
ルコントローラは、オーバーライド機能を実行する入力
回路を指定するとともに、指定した入力回路の強制オン
・オフ指示を設定するオーバーライド設定手段と、オー
バーライド設定手段により設定されたオーバーライド機
能を実行する入力回路及びその入力回路の強制オン・オ
フ指示を記憶するオーバーライド記憶手段と、入力転送
が行なわれる度毎に、オーバーライド実行手段に、オー
バーライド機能を実行する入力回路に対するオーバーラ
イド機能を実行させるオーバーライド制御手段とを備え
ている。
[作用] 上記構成のオーバーライド機能を備えたプログラマブル
コントローラは、オーバーライド設定手段によりオーバ
ーライド機能を実行する入力回路を指定するとともに、
指定した入力回路の強制オン・オフ指示を設定すると、
オーバーライド記憶手段がこれを記憶しておき、入力転
送が行なわれる度毎に、オーバーライド制御手段がオー
バーライド実行手段にオーバーライド機能を実行する入
力回路に対するオーバーライド機能を実行させる。
コントローラは、オーバーライド設定手段によりオーバ
ーライド機能を実行する入力回路を指定するとともに、
指定した入力回路の強制オン・オフ指示を設定すると、
オーバーライド記憶手段がこれを記憶しておき、入力転
送が行なわれる度毎に、オーバーライド制御手段がオー
バーライド実行手段にオーバーライド機能を実行する入
力回路に対するオーバーライド機能を実行させる。
[実施例] 以下、本考案の一実施例を添付図面を参照して詳細に説
明する。
明する。
第1図は本考案の一実施例に係るオーバーライド機能を
備えたプログラマブルコントローラの構成図である。第
1図において、1はリミットスイッチ、押しボタンスイ
ッチ等からの信号を入力する複数の入力回路から構成さ
れた入力部、2は入力部1を介して入力される信号によ
って、所定の演算処理を行なうメモリを有する演算部、
3は演算部2の演算結果に基づいて電磁開閉器、ソレノ
イドバルブ等に信号を出力する複数の出力回路から構成
された出力部、4はオーバーライドを実行すべき入力回
路を設定するオーバーライド設定部、5はオーバーライ
ド機能により、強制的にオン又はオフにする入力回路の
状態を記憶するオーバーライド記憶部である。
備えたプログラマブルコントローラの構成図である。第
1図において、1はリミットスイッチ、押しボタンスイ
ッチ等からの信号を入力する複数の入力回路から構成さ
れた入力部、2は入力部1を介して入力される信号によ
って、所定の演算処理を行なうメモリを有する演算部、
3は演算部2の演算結果に基づいて電磁開閉器、ソレノ
イドバルブ等に信号を出力する複数の出力回路から構成
された出力部、4はオーバーライドを実行すべき入力回
路を設定するオーバーライド設定部、5はオーバーライ
ド機能により、強制的にオン又はオフにする入力回路の
状態を記憶するオーバーライド記憶部である。
次に、第1図に示したオーバーライド機能を備えたプロ
グラマブルコントローラの動作について第2図のフロー
チャートを参照して説明する。
グラマブルコントローラの動作について第2図のフロー
チャートを参照して説明する。
(1)ステップS1 オーバーライド設定部4により、オーバーライドを実行
すべき入力回路及び強制オン・オフ指示を設定する。オ
ーバーライド機能はPCの調整に必要な機能であり、通常
1〜10個程度の入力回路について行なわれる。
すべき入力回路及び強制オン・オフ指示を設定する。オ
ーバーライド機能はPCの調整に必要な機能であり、通常
1〜10個程度の入力回路について行なわれる。
(2)ステップS2 入力転送を行なって、全ての入力回路から信号を入力す
る。
る。
(3)ステップS3 オーバーライド記憶部5に記憶されている、オーバーラ
イドを実行すべき入力回路及び強制オン・オフ指示の設
定に基づいて、オーバーライド機能を実行する。即ち、
予めオーバーライド記憶部5に記憶しているオン・オフ
情報を当該入力テーブルメモリに書き込む。このように
ステップS2の入力転送で入力テーブルメモリの状態は入
力の状態に従って一度は変化するが、ステップS3で設定
された元の状態に戻るので、結果的にオーバーライド機
能を行なうことになる。
イドを実行すべき入力回路及び強制オン・オフ指示の設
定に基づいて、オーバーライド機能を実行する。即ち、
予めオーバーライド記憶部5に記憶しているオン・オフ
情報を当該入力テーブルメモリに書き込む。このように
ステップS2の入力転送で入力テーブルメモリの状態は入
力の状態に従って一度は変化するが、ステップS3で設定
された元の状態に戻るので、結果的にオーバーライド機
能を行なうことになる。
(4)ステップS4 オーバーライドの実行より得られた信号に基づく所定の
演算を行なう。
演算を行なう。
(5)ステップS5 演算部2の演算結果に応じて全ての出力回路に信号を出
力する出力転送を行なう。
力する出力転送を行なう。
(6)ステップS6 モニタ等の処理を行なう。
PCは上述した処理を繰り返して行なうが、オーバーライ
ドを実行すべき入力回路に対してのみオーバーライド機
能を実行するので、処理時間を長くすることなく、オー
バーライド機能を実行できることになる。
ドを実行すべき入力回路に対してのみオーバーライド機
能を実行するので、処理時間を長くすることなく、オー
バーライド機能を実行できることになる。
[考案の効果] 以上説明したように本考案によれば、オーバーライド設
定手段により設定されたオーバーライド機能を実行すべ
き入力回路及び強制オン・オフ指示の指定を、オーバー
ライド記憶手段により記憶しておき、入力転送が行なわ
れる度毎に、オーバーライド制御手段がオーバーライド
実行手段にオーバーライド機能を実行すべき入力回路に
対してのみオーバーライド機能を実行させるようにした
ので、オーバーライド機能を実行しない場合に比べて、
1サイクル当たりの処理時間が殆ど変わらないオーバー
ライド機能を備えたプログラマブルコントローラが得ら
れるという効果を奏する。また、オーバーライド記憶手
段は、実行すべき入力回路及び強制オン・オフ指示をす
るだけので、全ての入力回路に対応するデータを記憶す
る必要がなく、その記憶容量が小さくてすむという効果
も得られている。
定手段により設定されたオーバーライド機能を実行すべ
き入力回路及び強制オン・オフ指示の指定を、オーバー
ライド記憶手段により記憶しておき、入力転送が行なわ
れる度毎に、オーバーライド制御手段がオーバーライド
実行手段にオーバーライド機能を実行すべき入力回路に
対してのみオーバーライド機能を実行させるようにした
ので、オーバーライド機能を実行しない場合に比べて、
1サイクル当たりの処理時間が殆ど変わらないオーバー
ライド機能を備えたプログラマブルコントローラが得ら
れるという効果を奏する。また、オーバーライド記憶手
段は、実行すべき入力回路及び強制オン・オフ指示をす
るだけので、全ての入力回路に対応するデータを記憶す
る必要がなく、その記憶容量が小さくてすむという効果
も得られている。
第1図は本考案の一実施例に係るオーバーライド機能を
備えたプログラマブルコントローラの構成図、第2図は
第1図に示したオーバーライド機能を備えたプログラマ
ブルコントローラの動作を示すフローチャート、第3図
は従来のプログラマブルコントローラの構成図、第4図
は第3図に示した従来のプログラマブルコントローラの
動作を示すフローチャート、第5図は第4図に示したオ
ーバーライド処理のフローチャートである。 1……入力部、2……演算部、3……出力部、4……オ
ーバーライド設定部。5……オーバーライド記憶部。
備えたプログラマブルコントローラの構成図、第2図は
第1図に示したオーバーライド機能を備えたプログラマ
ブルコントローラの動作を示すフローチャート、第3図
は従来のプログラマブルコントローラの構成図、第4図
は第3図に示した従来のプログラマブルコントローラの
動作を示すフローチャート、第5図は第4図に示したオ
ーバーライド処理のフローチャートである。 1……入力部、2……演算部、3……出力部、4……オ
ーバーライド設定部。5……オーバーライド記憶部。
Claims (1)
- 【請求項1】所定数の入力回路から構成された入力手段
と、入力転送により入力手段を介して入力される信号に
基づいて所定の演算処理を実行する演算手段と、演算手
段の演算処理結果を出力転送により出力する出力手段
と、入力回路の状態を強制的に設定するオーバーライド
実行手段とを備えたオーバーライド機能を有するプログ
ラマブルコントローラにおいて、オーバーライド機能を
実行する入力回路を指定するとともに、該指定した入力
回路の強制オン・オフ指示を設定するオーバーライド設
定手段と、オーバーライド設定手段により設定されたオ
ーバーライド機能を実行する入力回路及び該入力回路の
強制オン・オフ指示を記憶するオーバーライド記憶手段
と、入力転送が行なわれる度毎に、オーバーライド実行
手段に、オーバーライド機能を実行する入力回路に対す
るオーバーライド機能を実行させるオーバーライド制御
手段とを備えたことを特徴とするオーバーライド機能を
備えたプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988054520U JPH0751610Y2 (ja) | 1988-04-25 | 1988-04-25 | オーバーライド機能を備えたプログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988054520U JPH0751610Y2 (ja) | 1988-04-25 | 1988-04-25 | オーバーライド機能を備えたプログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01160502U JPH01160502U (ja) | 1989-11-08 |
JPH0751610Y2 true JPH0751610Y2 (ja) | 1995-11-22 |
Family
ID=31280449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988054520U Expired - Lifetime JPH0751610Y2 (ja) | 1988-04-25 | 1988-04-25 | オーバーライド機能を備えたプログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0751610Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952303A (ja) * | 1982-09-18 | 1984-03-26 | Omron Tateisi Electronics Co | 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ |
-
1988
- 1988-04-25 JP JP1988054520U patent/JPH0751610Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01160502U (ja) | 1989-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4722043A (en) | Control system with changable time-shared execution of ladder and non-ladder programs | |
JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
JP2731166B2 (ja) | プログラマブルコントローラ | |
JPH03288906A (ja) | Pcの命令実行方式 | |
JP2573251B2 (ja) | プログラマブルコントローラの送信指定方法 | |
JP2919841B2 (ja) | データ処理装置のテスト方法 | |
JP3512989B2 (ja) | プログラマブルコントローラ | |
JP4037941B2 (ja) | 制御装置 | |
JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
JPS616704A (ja) | プログラマブル・コントロ−ラ | |
JPH0830466A (ja) | マルチタスク切り換え制御方法 | |
JPH11134010A (ja) | プログラマブルコントローラにおけるプログラム実行方法 | |
JPH04365170A (ja) | ディジタル信号処理用半導体集積回路装置 | |
JPH02151902A (ja) | プログラマブル・コントローラ | |
JPS6318401A (ja) | プログラマブルコントロ−ラ用プログラミング装置 | |
JPS62256004A (ja) | プログラマブルコントロ−ラ | |
JPH0353321A (ja) | 情報処理装置 | |
JPH04195513A (ja) | キーボード | |
JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
JPH02138606A (ja) | プログラマブルコントローラ | |
JPH02202682A (ja) | データ入力処理方法 | |
JPH07120168B2 (ja) | Pc装置の制御方式 |