JPS5952303A - 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ - Google Patents

入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Info

Publication number
JPS5952303A
JPS5952303A JP16366582A JP16366582A JPS5952303A JP S5952303 A JPS5952303 A JP S5952303A JP 16366582 A JP16366582 A JP 16366582A JP 16366582 A JP16366582 A JP 16366582A JP S5952303 A JPS5952303 A JP S5952303A
Authority
JP
Japan
Prior art keywords
input
output
memory
output data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16366582A
Other languages
English (en)
Inventor
Nagahiro Fukunaga
福永 長弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP16366582A priority Critical patent/JPS5952303A/ja
Publication of JPS5952303A publication Critical patent/JPS5952303A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1162Forcing I-O

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の分野 この発明はプログラマブル・コントローラに関し、特に
、外部入出力信号源を接続したままの状態でユーザプロ
グラムの実行時に、入出力データを予め設定登録したパ
ターンに従って強制的に書換える強制操作機能を備えた
プログラマブル・コントローラに関する。
〈2)従来技術とその問題点 最近の多くのプログラマブル・コントローラは、継電器
ラダー図、フローヂャート、工程歩進なと各種プログラ
ミング言語によりユーザプログラムが作成され、ユーザ
の希望するシーケンス制御を行なっている。
この種のプログラマブル・コントローラの使用に際し、
ユーザプログラムの作成時にプログラムのデバッグを行
なう場合、あるいはシーケンス制御の実行時になんらか
の障害が発生した場合等、各入出力データの状態を速や
かに変更する必要を生じることがある。
従来のプログラマブル・コントローラにおいては、上記
のような目的に応えるために、外部に特殊な強制操作用
の入出力装置を接続して入出力データを変更できるよう
にしたものや、特殊なニーザブ[1グラムを作成してラ
フ1〜ウエア的にこれを実現したり、あるいは入出力デ
ータの何れか一点をキーボードなどで指定してその状態
を変更することができるようにしたものが知られている
しかし、外部に特殊な入出力装置を接続するものでは、
実際の外部入出力信号源との関係で配線が非常に面倒に
なるという欠点がある。またユーザプログラムでこれに
対処しようとするのは、実質的なシーケンス制御に使え
るニー1アブログラムエリアを大幅に少なくしてしまう
という欠点がある。また、キーボードで入出力データを
一点ずつ指定してデータを書換えるのは、一度に多数の
入出力データを速やかに変更するといった要求には全く
応えることができない。
(3)発明の目的 この発明の目的は、外部に特殊な入出力装置を接続する
のではなく、また特殊なユーザプログラムを作成するの
ではなく、ユーザプログラムの実行中に多数の入出力デ
ータを予め設定しである強制操作パターンに合わせて一
疫に速やかに変更することができるようにした入出力デ
ータの強制操作機能を備えたプログラマブル・コントロ
ーラを提供することにある。
(/I)発明の構成と効果 上記の「1的を達成するために、この発明は、各入出力
データについ工「強制オン」 「強制オフ」[強制しな
い1の3値で表わした任意の強制操作パターンを設定記
憶する記憶手段と、強制操作指令を勾えるための入力手
段と、この入力手段にて強制操作指令が与えられたとき
、上記記憶手段に記憶された強制操作パターンに「強制
オン」または1強制オフ」と設定された入出力データに
ついて入出カメモリをその通りに強制的に書換え、その
強制的に書換えられた出力データを外部出力信号として
送出させるとともに、強制的に書換えられた入出力デー
タに従って命令実行手段を動作させる制御手段を設けた
ことを特徴とする。
この構成によれば、障害が発生した場合などに対処する
ための入出力データの状態を予め上記強制操作パターン
と1)で設定登録しておけば、ユーザプログラムの実行
時に、上記入力手段を操作して強制操作指令を与えると
、即座に入出力データを設定したパターン通りに強制的
に書換えることができる。もちろん、このために特別な
外部装置を接続する必要や、特殊なユーザプログラムを
作成する必要がなく、限られたコーナプログラム容5− 聞および入出力端子数を有効に実質的なシーケンス制御
に利用できる。
また、強制操作パターンの設定登録がユーザプログラム
とは完全に切り離されているので、全入出力データのパ
ターンを変更するときに、誤ってユーザプログラムの論
理まで破壊してしまうというようなミスを生じることが
ない。
また、実際のユーザプログラムのシーケンスがいかに複
雑でかつ入出力データが多数であっても単に入出力デー
タの静的なパターンとして強制操作パターンを捕えるの
で、その設定登録も非常に容易でわかりやすいものとな
る。
(5)実施例の説明 第1図はこの発明を適用したプログラマブル・コントロ
ーラの全体の概略構成を示すブロック図である。
このプログラマブル・コントローラは、全体の制御の中
枢となるCPU1 (中央処加ユニット)と、CP L
J 1によって実行されるシステムプログラムを格納し
たシステムプログラムメモリ2と、6− CPU1によって各種可変データの一時格納エリアとし
て使われるワーキングメモリ3および表示用ワーキング
メモリ4と、使用者が任意に設定したシーリンス制御プ
ログラムが格納される。1−ザブログラムメモリ5と、
外部入力信号が与えられる入力インター7丁イスおよび
外部出力信のを送出する出力インターフIイスを含んだ
入出力装置6(入力装置と出力装置の総称)と、入出力
装置6に対応した入出力データのバッファメモリとなる
入出カメモリ7と、CPU1に各種のiFIノ作指令を
与えたりユーザプログラムの作成入力やモニタ指令入力
を行なったり、その入力時の表示やモニタ表示がなされ
るプログラムコンソール8とを備えている。
上記入出力装置6は入カニニットと出力ユニツ[−にわ
かれてそれぞれユニット化されており、各コニットは8
点ずつの入力端子または出力端子を備えている。第1図
の符号9は入出力装置6の各コニットの端子板を示して
いる。各端子板9に付加しである数字は入出力番号を示
す。つまり、この実施例における入出内装H6は8つの
入出カニニットから構成され、全体として8x8=6/
Iの入出力信号を扱えるようになっており、各入出力信
@(入出力端子)には1〜64の入出力番号が割り付け
られている。
上記プログラムコンソール8は、テンキーや命令コード
キーやその他のファンクションキーを含むキーボード8
Aと、命令]−ドアドレスあるいはエラーメツセージ等
を文字で表示するためのドラ1〜マトリクス式の表示器
8Bとを備えている。
また第2図に示すように、ワーキングメモリ3は、演算
用エリア3Aと、タイマ命令の現在値が格納されるエリ
ア3Bと、カウンタ命令の現在値が格納されるエリア3
Cと、補助出力(内部リレー)のデータが格納されるエ
リア3Dとにわかれる。また入出カメモリ7は、入出力
装置6にお【Jる1〜64の各入出力データが格納され
る64ピッi−のエリアを有している。
周知のように、この種のプログラマブル・コントローラ
にお番プるユーザプログラムの実行動作は、ユーザプロ
グラムメモリ5からユーザ命令を順番に読出し、各ユー
ザ命令に従って入出カメモリ7に格納されている入出力
データ間の演算処理をし、かつその演算処理結果により
指定の出力データを書換えることであり、またこのユー
ザプログラムの実行と同期して入出力装置6に与えられ
ている外部入力信号を入力データとして入出カメモリ7
の所定エリアに書込むとともに(入力更新)、入出カメ
モリ7の所定エリアの出力データを入出内装M6に転送
して外部出力信号とする動作(出力更新)が行なわれる
これら命令実行手段、入力更新手段および出力更新手段
の動作が繰り返されることにより、入出力装置6に与え
られる外部入力信号と入出力装置6から出力する外部出
力信号との関係において、ユーザプログラムにて指定さ
れたシーケンス状態が作り出される訳である。
なお、このユーザプログラムでの演算処理対象となるの
は、入出力装置6の入出力データだけでなく、先に説明
したタイマ命令、カウンタ命令お9− よび補助出力に関するデータも含まれるのは周知の通り
である。
この発明に係るプログラマブル・コン1〜[1−ラでは
、上記のユーザプログラムの実行機能に加えて、キーボ
ード8Δの所定のスイッチ(強制操作スイッチ)をオン
にしたとき、予め設定登録しであるいくつかの入出力デ
ータの強制操作パターンに従って入出カメモリ7のデー
タを変更する機能を備えている。
第3図に示すように、ユーザプログラムメモリ5は、ユ
ーザ命令列が格納されるエリア5Aと、タイマ命令の設
定値が格納される二Lリア5Bと、カウンタ命令の設定
値が格納される5Cの伯に、この発明の要旨に係わるパ
ターンメモリ5Dのエリアが設定されている。
パターンメモリ5Dは、符号50〜59で承り10パタ
ーン分のエリアからなり、各エリアには0〜9のパター
ン番号が対応づけられている。1パタ一ン分のパターン
エリアは更にオンパターンエリアとオフパターンエリア
との2つにわかれて10− いる。ぞして、オンパターンエリアおよびオフパターン
エリアとも入出カメモリ7と1対1に対応づ゛る64ビ
ツトの容量を持っている。つまり、1パタ一ン分のエリ
アは64X2=128ビツトの容量からなっている。
この発明のプログラマブル・コントローラでは、64ビ
ツトの全入出力データについて「強制オン」「強制オフ
」 「強制しない」の3値で表わした任意の強制操作パ
ターンを上記パターンメモリ4Dに10パターン分設定
して記憶しておくことができる。
1つのパターンを設定するには、例えば入出力番号1に
ついて「強制オン」と登録する場合、オンパターンエリ
アの番号1のピッ1〜をパ1′にする。また入出力番号
2について「強制オフ」と設定登録する場合、オフパタ
ーンエリアの番号2のビットを“1″にする。また入出
力番号3について「強制しない」を設定登録する場合、
オンパターンエリアの番号3およびオフパターンエリア
の番号3のビットをいずれも“0″にしておく。このよ
うにして64ビツト分の強制操作パターンを任意に設定
することができる。
第4図はCPU1によって実行されるシステムプログラ
ムの概要を示す70−ヂャ−1−である。
以下このフローチャートに従って説明する。
まずイニシャル処Iff!100を実行して、次にプロ
グラムコンソール8のモードキーの状態を読取り、ユー
ザプログラムの実行モードになっているか否かを判断す
る(ステップ101)。実行モードが選択されている場
合にはステップ102以降に進み、また他のモードが選
択されている場合、ステップ10.9でこの発明に係る
パターン設定モードが選択されているか否かを判断する
。パターン設定モードが選択されている場合、ステップ
110に進み、上記パターンメモリ5Dにキーボード8
Aの操作に応答して人力される強制操作パターンを書込
むための処理が実行される。
上記パターン設定処理110の1つの具体例を第5図の
フローチャートに示している。パターン設定処理は、要
するに、プログラムコンソール8のキーボード8△から
の入力情報、すなわちこれから設定しようとするパター
ン番号を特定すること、およびそのパターン番号に対応
して64ビツトの各入出力データを「強制オン」と設定
登録するか、[強制オフ1と設定登録するか、あるいは
「強制しない」のと設定登録するかを特定することの入
力を受けて、パターンメモリ5Dにおける該当パターン
M号のエリア50〜59のいずれかに先に説明したよう
なオンパターンおよびオフパターンを作成する処理であ
る。また、この設定登録の操作を容易にするために、操
作途中のオン。
オフパターンをプログラムコンソール8の表示器8Bに
表示する処理である。この表示例としては、64ビツト
の各入出力データに表示器8Bの各桁を対応させ、その
桁位置に「強制オン」 「強制オフ」 「強制しない」
の3値の状態を表示するものである。
次に、]−ザブログラムの実行モードについて第4図に
従い説明する。プログラム実行モードの場合、まずステ
ップ102で上述した入力更新13− (入出力装置6の入力データを入出カメモリ7に取込む
)が行なわれ、次のステップ103でユーザプログラム
メモリ5に格納されている命令列を順番に読出して解読
し、各命令に従って入出カメモリ7の入出力データにつ
いて演算処理をし、その処理結果で入出カメモリ7のデ
ータを書換えていく。
ユーザプログラムをEND命令まで一巡実行すると、次
のステップ104で再び上記と同じ入力更新を行ない、
次にステップ105でプログラムコンソール8から強制
操作指令が与えられているか否かを判断する。
まず強制操作指令が与えられていない通常の動作につい
て説明すると、その場合ステップ106に進み、上述し
た出力更新(入出カメモリ7の出力データを入出力装置
6に転送する)を実行し、次のステップ107で動作モ
ードが切換えられたかどうかを判断し、プログラム実行
モードのままであれば先のステップ103に戻る。
つまり、ステップ103のユーザプログラムの14− −巡実行、ステップ104の入力更新、ステップ106
の出力更新の各動作が順番に繰り返し行なわれ、ユーザ
プログラムで規定されたシーケンス制御が実行される。
上述したこし一ザブログラムの実行動作中に、使用者が
入出力データの強制操作を行なう場合、まずキーボード
8Aで所望のパターン番号を選択して入ノJし、かつキ
ーボード8A中の強制操作ステッチをオンにする。これ
でCPU1に対して強制操作指令が与えられる。
強制操作指令が与えられると、先のステップ105が実
行されたときYESと判定され、ステップ108に進み
、指定されたパターン番号の強制操作パターンに従って
入出カメモリ7のデータを書換える入出力データの書換
え処理が実行される。
この処m108の実行後に再びステップ106の出クツ
更新に戻る。
つj、す、強制操作指令を与えている場合、ステップ1
03→104→105→108→106→107が繰り
返し実行され、通常のプログラム実行動作と異なるのは
、ステップ104の入力更新とステップ106の出力更
新との間に入出力データの!!換え処理ルーチン108
が実行される点である。
入出力データの1!!換え処理ルーチン108では、指
定されたパターン番号のパターンメモリに「強制オン」
または「強制オフ」と設定されているビットに対応する
入出カメモリ7の入出力データをその通りオンパ1°′
またはオフ410 IIに書換える処理である。「強制
しない」と設定されているピッ1〜については、入出カ
メモリ7のデータは書換えない。
ステップ108の実行後にステップ106の出力更新が
行われると、ステップ108で強制的に書換えられた出
力データが入出力装置6に転送されて外部出力となる。
また、ステップ10/lの入力更新が実行された後にス
テップ108が実行されると、入出力装置6の外部入力
信号の状態にかかわらず入出カメモリ7の入力データが
強制的に書換えられ、この書換えられたデータが次のス
テップ103のユーザプログラム実行処理で利用される
上記入出力データの書換え処理ルーチンの詳細を第6図
のフローチャートに示している。第6図に従って説明す
ると、まず指定されたパターン番号に対応するパターン
メモリ5Dのうちのオフパターンを読取り〈ステップ3
00.301)、そのオフパターンの64ビツトが全て
“O”か否かを判断しくステップ302)、全て″“0
′°である場合は次に同上パターン番号のオンパターン
を読取り(ステップ306.307>、そのオンパター
ンの64ビツトが全て“OIIか否かを判断する(ステ
ップ308)。オンパターンも全て′O″であるのは、
そのパターン番号には何も設定されていないと判断し、
処理を終了する。
指定されたパターン番号のパターンメモリ5Dになんら
かの強制操作パターンが指定されていれば、ステップ3
03,304..305またはステップ309,310
.311のステップに進む。
ステップ302のオフパターン判定で、オフパター1フ
ー ーンの64ビツト中1ビツトでも“1゛′にセットされ
ていれば、ステップ303に進む。その場合、入出カメ
モリ7の64ビツトの入出力データと、オフパターンの
64ビツトのデータの補数(反転論理)との論理積を取
り(ステップ304>、64ビツトの各論理積の結果を
入出カメモリ7の入出力データとしてセットする(ステ
ップ305)。
これらステップ303,304.305により、「強制
オフ」と指定された入出力データが“O゛′に書換えら
れる。
ステップ308のオンパターン判定で、オンパターンの
64ビツト中1ビツトでも“1″にセットされていれば
、ステップ309に進む。その場合、入出カメモリ7の
64ビツトの入出力データと、オンパターンの64ビツ
トのデータの論理和を取り(ステップ310)、64ビ
ツトの各論理和の結果を入出カメモリ7の入出力データ
としてセットする(ステップ311)。これらステップ
309.310.311により、「強制オン」と指定さ
れた入出力データが1″にIIえられる。
18− なお、上記ステップ303,304.305おJ:びス
テップ309,310.311の処理を行なっても、「
強制しない」と指定された入出力データは全く変更され
ない。
【図面の簡単な説明】
第1図はこの発明を適用したプログラマブル・コントロ
ーラの概略構成を示すブロック図、第2図は同上コント
ローラにおけるRAM領域のメモリマツプ、第3図は同
上コントローラにおけるユーザプログラムメモリのメモ
リマツプ、第4図。 第5図、第6図は同上コントローラにおけるCP()1
によって実行されるシステムプログラムの構成を示すフ
ローチャートである。 1・・・CPLJ 5・・・ユーヂブ[1グラムメモリ 6・・・入出力装置 7・・・入゛出カメモリ 8・・・プログラムコンソール 5D・・・パターンメモリ 19−

Claims (1)

    【特許請求の範囲】
  1. (1)ユーザが任意に設定したユーザプログラムの各命
    令に従って入出カメモリの入出力データ間の演算処理を
    し、その処理結果で上記入出カメモリの出力データを書
    換える命令実行手段と、外部入力信号を入力データとし
    て上記入出カメモリの所定エリアに書込む入力更新手段
    と、上記入出カメモリの所定エリアの出力データを外部
    出力信号として送出させる出力更新手段とを備え、これ
    ら命令実行手段、入力更新手段および出力更新手段の動
    作を順番に繰り返すプログラマブル・コントローラにお
    いて; 上記各入出力データについて1強制オン」 「強制オフ
    」 「強制しない」の3値で表わした任意の強制操作パ
    ターンを設定記憶する記憶手段と、強制操作指令を与え
    るための入力手段と、この入力手段にて強制操作指令が
    与えられたとき、上記記憶手段に記憶された強制操作パ
    ターンに1強制オン」または「強制オフ」と設定された
    入出力データについて上記入出カメモリをその通り強制
    的に書換え、その強制的に書換えられた出力データを上
    記出力更新手段にて外部出力信号として送出させるとと
    もに、強制的に書換えられた入出力データに従うて上記
    命令実行手段を動作させる制御手段を設けたことを特徴
    とする入出力データの強制操作機能を備えたプログラマ
    ブル・コントローラ。
JP16366582A 1982-09-18 1982-09-18 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ Pending JPS5952303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16366582A JPS5952303A (ja) 1982-09-18 1982-09-18 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16366582A JPS5952303A (ja) 1982-09-18 1982-09-18 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5952303A true JPS5952303A (ja) 1984-03-26

Family

ID=15778258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16366582A Pending JPS5952303A (ja) 1982-09-18 1982-09-18 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5952303A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286407A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS62224741A (ja) * 1986-03-26 1987-10-02 Toyota Motor Corp Frpリ−フスプリングの目玉部取付構造
JPS63159905A (ja) * 1986-12-24 1988-07-02 Hitachi Ltd プログラマブルコントロ−ラの入出力強制オン/オフ方式
JPS63205705A (ja) * 1987-02-23 1988-08-25 Koyo Denshi Kogyo Kk プログラマブルコントロ−ラ
JPS63223903A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp プログラマブルコントロ−ラのシミユレ−シヨン方式
JPS63278103A (ja) * 1987-05-11 1988-11-15 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS63292301A (ja) * 1987-05-26 1988-11-29 Matsushita Electric Works Ltd プログラマブルコントロ−ラ
JPH01160502U (ja) * 1988-04-25 1989-11-08

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117182A (en) * 1977-03-23 1978-10-13 Sharp Corp Sequence controller
JPS5427686A (en) * 1977-07-30 1979-03-01 Toyoda Mach Works Ltd Simulating input device in sequence controller
JPS5489541A (en) * 1977-12-27 1979-07-16 Mitsubishi Electric Corp On-line maintenance unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117182A (en) * 1977-03-23 1978-10-13 Sharp Corp Sequence controller
JPS5427686A (en) * 1977-07-30 1979-03-01 Toyoda Mach Works Ltd Simulating input device in sequence controller
JPS5489541A (en) * 1977-12-27 1979-07-16 Mitsubishi Electric Corp On-line maintenance unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286407A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS62224741A (ja) * 1986-03-26 1987-10-02 Toyota Motor Corp Frpリ−フスプリングの目玉部取付構造
JPS63159905A (ja) * 1986-12-24 1988-07-02 Hitachi Ltd プログラマブルコントロ−ラの入出力強制オン/オフ方式
JPS63205705A (ja) * 1987-02-23 1988-08-25 Koyo Denshi Kogyo Kk プログラマブルコントロ−ラ
JPS63223903A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp プログラマブルコントロ−ラのシミユレ−シヨン方式
JPS63278103A (ja) * 1987-05-11 1988-11-15 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS63292301A (ja) * 1987-05-26 1988-11-29 Matsushita Electric Works Ltd プログラマブルコントロ−ラ
JPH01160502U (ja) * 1988-04-25 1989-11-08

Similar Documents

Publication Publication Date Title
US4608628A (en) Programmable controller
JPS60262204A (ja) プログラマブル・コントロ−ラ
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
US4792918A (en) Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution
JPH01177609A (ja) Pcのシュミレーション方式
JPS58178408A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPH06348532A (ja) 表示装置の動作確認方法
JPH0377522B2 (ja)
JP2507999B2 (ja) 制御機器のプログラム設定入力装置
JPS5949609A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS5828272Y2 (ja) 計算機のデバツク装置
JPS58225403A (ja) プログラマブル・コントロ−ラ
JPS5968016A (ja) プログラマブル・コントロ−ラのモニタ表示方式
JPH0542521Y2 (ja)
JPS6132105A (ja) プログラム設定装置
JPH0443281B2 (ja)
JPH08286734A (ja) プログラマブル表示器
JPS6295603A (ja) プログラマブル・コントロ−ラ
JPS5975305A (ja) プログラマブル・コントロ−ラ
JPS58105304A (ja) プログラマブル・コントロ−ラのモニタ表示方式
JPS6236569B2 (ja)
JPS5985505A (ja) 状態パタ−ン比較機能を備えたプログラマブル・コントロ−ラ
JPH04148304A (ja) モーダルgコードの設定方法
JPH0337024Y2 (ja)
JPS58132809A (ja) プログラマブル・コントロ−ラ