JPS63159905A - プログラマブルコントロ−ラの入出力強制オン/オフ方式 - Google Patents

プログラマブルコントロ−ラの入出力強制オン/オフ方式

Info

Publication number
JPS63159905A
JPS63159905A JP31379286A JP31379286A JPS63159905A JP S63159905 A JPS63159905 A JP S63159905A JP 31379286 A JP31379286 A JP 31379286A JP 31379286 A JP31379286 A JP 31379286A JP S63159905 A JPS63159905 A JP S63159905A
Authority
JP
Japan
Prior art keywords
output
input
forced
field
forcible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31379286A
Other languages
English (en)
Inventor
Tadashi Okamoto
正 岡本
Noboru Azusazawa
梓沢 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31379286A priority Critical patent/JPS63159905A/ja
Publication of JPS63159905A publication Critical patent/JPS63159905A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明、プログラマブルコントローラに係り、特に、プ
ログラムのデバッグあるいは保守に有効な人出かの強制
オン/オフ方式を備えたプログラマブルコントローラに
関する。
〔従来の技術〕
従来のプログラマブルコントローラは、例えば特公昭6
1−12282号公報に記載されるように、命令コード
(op)には、強制入出力を行うフィールドを持ってい
ないため、強制入出力を行う場合には、命令の書き替え
を行なわざるを得なかった。
〔発明が解決しようとする問題点〕
上記したように、従来技術においては、強制入出力を行
なわせるためには命令の書き替えが必要であり、また強
制入出力動作が不要になりて本来のプログラムに復元す
る場合には、元の命令コードを強制入力、出力命令コー
ドに書き替えてしまりているため、プログラムの復元が
困難である。
この様に従来技術においては、強制入出力時におけるプ
ログラムの書き替え復元に問題があった。
本発明の目的は、本来のプログラムを喪失することなく
保持した状態で、強制入出力動作を行なわせることによ
り、強制入出力動作後の本来のプログラム動作への復帰
を円滑かつ確実に行なわせることのできる、プログラマ
ブルコントローラの入出力強制オン/オフ方式を提供す
ることにある。
〔問題点を解決するための手段〕
上記目的は、命令コードの語長を長くして強制オン/オ
フフィールドを新たに追加し、本来の演算内容を示す演
算フィールドはそのまま残した状態で、強制オン/オフ
フィールドの変更のみで、強制オン/オフをコントロー
ルすることにヨリ、達成される。
〔作用〕
プログラマブルコントローラのプログラムは、まずプロ
グラミングツールで本来動作すべきプログラムを作成す
る。この時には、強制オン/オフの動作は必要ではない
。この様にしてプログラミングツールによって作成した
プログラムは、プログラマブルコントローラのプログラ
ムメモリに格納し、プログラムデバッグを行う。
この時における入出力信号は、外部機器と間でやり取り
されるものである。しかし、デバッグのために外部条件
を全て成立させること、つまり機械の状態をデバッグに
合せて実際に設定することには技術的にも、時間的にも
困難が伴う。
この様な条件下化おいても、本発明の強制入出力方式の
プログラマブルコントローラでアレハ、プログラミング
ツールから、プログラム中の強制オン/オフフィールド
を操作しく書き換え)て強制人力・出力を行い、あたか
も機械を必要な状態に設定したかの如く、シミ轟し−ジ
璽ン動作を行なってプログラムを検証することが可能で
ある。
また、その後、同様にプログラミングツールからプログ
ラム中の強制オン/オフフィールドを操作して強制すン
/オフを解除するだけで、本来のプログラムに戻すこと
ができ、デバッグ効率を向上させることができる。
また、稼働運転に入ったシステムにおいても時おり生じ
るリミットスイッチ等外部機器の故障の場合には、一時
的にバックアップして対象機械を動作させる手段として
機能させることができる。
すなわち、デバッグ時と同様に、プログラミングツール
や保守ツールを用いて、強制オン/オフフィールドを書
き替えて、必要な部分の入出力を強制オン/オフするこ
とにより、システムのマニ島アルバックアップを行うこ
とができる。
この場合、機械の動作に合せて強制オン/オフを操作す
ることにより、故障部位の交換、修理の期間マニ島アル
バックアップが可能であり、システムの保守性を向上す
ることができる。
〔実施例〕
以下、本発明の一実施例を第1図〜第5図により説明す
る。第1図はプログラマブルコントローラの全体構成図
で、同コントローラはプログラミングツール1.CPU
2#よびプロセス入出力s11に大別される。
CPU 2はさらにクロック発生器3、プログラムカウ
ンタ4、アドレスセレクタ5、プログラムメモ、す6、
バッファレジスタ7、命令デコーダ8、演算器9、アキ
為ムレータ1G、  ANDゲー)12鳳。
12b、およびNOTゲート14から成りている。
また、プログラムメモリ6は、強制入出力有効/無効フ
ィールド61、入出力強制オン/オフフィールド62、
演算コードフィールド63、入出力アドレスフィールド
64から成っている。
プログラムメモリ6に格結される命令のフォーマットを
第2図に示す。
ここで演算コードフィールド63および入出力アドレス
フィールド64は、従来技術と同様であるが、本発明の
実施例では強制入出力有効/無効フィールド61および
入出力強制オン/オフフィールド62からなる強制入出
力コードを付は加えている。
強制入出力有効/無効フィールド61は、強制入出力が
有効(@1#の場盆)か、無効(すなわち、通常動作二
″″0″の場合)かを示すもので、入出力強制オン/オ
フフィールド62は、強制入出力がオン(@l”の場合
ンであるかオフ(0”の場合)であるかを示すものであ
る。
これに伴って演算器9の演算内容は、第3図に示す通り
となる。第3図の演算結果欄において、“opm と表
示している内容は、演算コードフィールド63で示す演
算を実行することを意味している。
例えば、AND 命令の場合には、「人 oplJは人
(アキームレータの内容)とI(入力データ)とのAN
D演算を実行することを示している。
「人 op  ″0”」あるいは「ム op′″l”」
が強制入力の場合の演算であり、入力データ!の代りに
、入力強制オフの場合には@O”を、また強制オンの場
合には“1″を用いて演算を行う。
一方、強制出力では、出力強制オフの場合には、無条件
に演算結果を@01とし、一方出力強制オンの場合には
、無条件に演算結果を11”にする。
電4図に、入力を強制オンさせる場合のラダープログラ
ムを示している。同図において、xoo。
とX 001は入力のアドレスを示し、y oooは出
力のアドレスを示している。
ここで、入力X 001がオフの状態であるものを、デ
バッグまたは保守のために、仮に強制的にオンさせたい
場合には入力の強制オンをプログラミングツールから行
う。
すなわち、強制入出力有効/無効フィールド61、およ
び入出力強制オン/オフフィールド62を共に11#と
する。これによりて、出力yoooiz、入力条件が全
てそろうのでオフ状態からオン状態に質化する。
第5図に更に詳しくタイムチャートで動作を示している
全ての部分は、クロック発生ri!3の発生するクロッ
ク100に同期して動作している。プログラムメモリ6
のアクセスを、プログラミングツール1とCPU 2の
内部演算動作用に切り替えて行なうため、アドレスセレ
クタ5を用いる。アドレスセレクタ5の出力がメモリア
ドレス101である。
また、第5図のタイムチャートに示す様に、クロック1
00のローレベル期M’roはCPU2の内部使用期間
であり、一方ハイレベル期関T、はプログラミングツー
ル1の使用期間である。
プログラムの実行は、プログラムメモリ6のアドレス順
に行なわれ、そのアドレスを発生するのがプログラムカ
ウンタ4である。プログラムカウツタ4の出力信号は1
02であられしている。この例では、クロック100の
立上がりのタイミングに、アドレスすなわちプログラム
カウンタ4の出力をノ畝次十1してプログラムの実行を
進めている。
プログラミングツールlからの強制の指示は、タイミン
グ上は、この例の場合は、クロックlOOのハイレベル
期間(Trの期間)に可能であり、第5°図に示したよ
うに、メモリ書込み信号103をハイレベルにして行う
なお、バッファレジスタ7は、前に述べた様にプログラ
ムメモリ6を時分割に使用しているので、CPU 2内
部の演算をスムーズに実行するために、プログラムメモ
リ6から読み出じた命令を一旦記憶し、演算実行中、命
令を保持する機能を果している。
本実施例によれば、演算コードフィールド63および入
出力アドレスフィールド64以外に、強制入出力コード
フィールド61.62を設けているため、強制入出力操
作により、本来のプログラムを喪失することなしに、安
全で、しかも迅速、確実に強制オン/オフが実行でき、
かつ容易かつ確実に本来のプログラムに復帰できる効果
がある。
〔発明の効果〕
本発明によれば、プログラマブルコントローラの入出力
を、任意のタイミングで強制的に、しかも迅速かつ確実
にオン/オフさせることができるのみならず、本来のプ
ログラムを喪失せず、そのプログラムへの復帰が容易で
あるため、プログラムデバッグの効率を向上させ、また
、システム稼働に入ってからは、システムのマニエアル
バックアップを容易に行うことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の全体構成図、第2図はこの
実施例に用いる命令フォーマットを示す図、第3図は演
算内容を示す図、第4図はラダープログラムの一例を示
す図、第5図は本発明の一実施例の動作を示すタイムチ
ャートである。 1・・・プログラミングツール、2・・・CPU 、3
・・・クロック発生器、4・・・プログラムカウンタ、
5・・・アドレスセレクタ、6・・・プログラムメモリ
、61・・・強制入出力有効/無効フィールド、62・
・・入出力強制オン/オフフィールド、63・・・演算
コードフィールド、64・・・入出力アドレスフィール
ド、7・・・バッファレジスタ、8・・・命令デコーダ
、9・・・演算器、1G・・・アキ島ムレータ、11・
・・プロセス入出力部、Zoo・・・クロック、101
・・・メモリアドレス、102−・・プログラムカウン
タ出力、103・・・メモリ書込み信号代理人 弁理士
 平  木  道 人 第   1   図 第   2   図 1:強制入出力有効 第  3  図 第   4  図 強制ON 第   5   図

Claims (3)

    【特許請求の範囲】
  1. (1)プロセスからの情報を入力し、予めメモリに記憶
    されたプログラムにしたがって所定の演算を行ない、演
    算結果をプロセスに出力するプログラマブルコントロー
    ラの入出力強制オン/オフ方式であって、 前記プログラムにしたがった本来の動作に優先して入出
    力を強制的にオン/オフするための命令を記憶する強制
    オン/オフフィールドを命令コードに設け、 前記プログラム中の該強制オン/オフフィールドを外部
    から書き替え可能としたことを特徴とするプログラマブ
    ルコントローラの入出力強制オン/オフ方式。
  2. (2)前記強制オン/オフフィールドがプログラミング
    ツールあるいは保守ツール、デバッグツール等により書
    き替えられることを特徴とする特許請求の範囲第1項記
    載のプログラマブルコントローラの入出力強制オン/オ
    フ方式。
  3. (3)前記強制オン/オフフィールドは強制入出力有効
    /無効フィールドおよび入出力強制オン/オフフィール
    ドを含むことを特徴とする前記特許請求の範囲第1項ま
    たは第2項記載のプログラマブルコントローラの入出力
    強制オン/オフ方式。
JP31379286A 1986-12-24 1986-12-24 プログラマブルコントロ−ラの入出力強制オン/オフ方式 Pending JPS63159905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31379286A JPS63159905A (ja) 1986-12-24 1986-12-24 プログラマブルコントロ−ラの入出力強制オン/オフ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31379286A JPS63159905A (ja) 1986-12-24 1986-12-24 プログラマブルコントロ−ラの入出力強制オン/オフ方式

Publications (1)

Publication Number Publication Date
JPS63159905A true JPS63159905A (ja) 1988-07-02

Family

ID=18045582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31379286A Pending JPS63159905A (ja) 1986-12-24 1986-12-24 プログラマブルコントロ−ラの入出力強制オン/オフ方式

Country Status (1)

Country Link
JP (1) JPS63159905A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922307A (ja) * 1995-07-07 1997-01-21 Meidensha Corp シーケンサ
JP2003177805A (ja) * 2002-11-18 2003-06-27 Meidensha Corp シーケンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344783A (en) * 1976-10-05 1978-04-21 Mitsubishi Electric Corp Sequence controlling device
JPS5361940A (en) * 1976-11-16 1978-06-02 Nippon Telegr & Teleph Corp <Ntt> Debug system for microprogram
JPS5952303A (ja) * 1982-09-18 1984-03-26 Omron Tateisi Electronics Co 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344783A (en) * 1976-10-05 1978-04-21 Mitsubishi Electric Corp Sequence controlling device
JPS5361940A (en) * 1976-11-16 1978-06-02 Nippon Telegr & Teleph Corp <Ntt> Debug system for microprogram
JPS5952303A (ja) * 1982-09-18 1984-03-26 Omron Tateisi Electronics Co 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922307A (ja) * 1995-07-07 1997-01-21 Meidensha Corp シーケンサ
JP2003177805A (ja) * 2002-11-18 2003-06-27 Meidensha Corp シーケンサ

Similar Documents

Publication Publication Date Title
JPH049321B2 (ja)
JPS63159905A (ja) プログラマブルコントロ−ラの入出力強制オン/オフ方式
JPH06242819A (ja) Pcの信号状態制御方式
JP2001265620A (ja) Romのプログラムデバッグ方式
JP3480957B2 (ja) メモリのプログラミング装置
JPS62271003A (ja) プログラマブルコントロ−ラ
JPS63249206A (ja) プログラマブルコントロ−ラ
JPS61134850A (ja) 従属プロセツサのデバツグ方法
JPS5835648A (ja) プログラム実行制御方式
JPH02135545A (ja) デバッガの実行制御処理方式
JPS6348698A (ja) メモリ格納制御装置
JPS59202550A (ja) デバツグ装置
JPS6048770B2 (ja) 情報処理方式
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPH0330029A (ja) 計算機の入出力シミュレーション装置
JPH012103A (ja) プログラマブルコントロ−ラ
JPS5949609A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS59202546A (ja) デバツグ装置
JPS63177205A (ja) プログラマブルコントロ−ラのプログラミング装置
JPH02125303A (ja) ブログラマブル・コントローラ
JPS61221943A (ja) 演算処理装置
JP2006139440A (ja) エミュレータ装置およびその制御方法
JPS6378233A (ja) マイクロプログラム制御装置
JPS62298854A (ja) メモリテスト方式
JPH01232446A (ja) コンピュータのプログラム開発支援装置