JPH049321B2 - - Google Patents

Info

Publication number
JPH049321B2
JPH049321B2 JP58008109A JP810983A JPH049321B2 JP H049321 B2 JPH049321 B2 JP H049321B2 JP 58008109 A JP58008109 A JP 58008109A JP 810983 A JP810983 A JP 810983A JP H049321 B2 JPH049321 B2 JP H049321B2
Authority
JP
Japan
Prior art keywords
input
output
memory
circuit
user program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58008109A
Other languages
English (en)
Other versions
JPS59133603A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58008109A priority Critical patent/JPS59133603A/ja
Priority to US06/571,750 priority patent/US4672573A/en
Priority to DE3401783A priority patent/DE3401783A1/de
Publication of JPS59133603A publication Critical patent/JPS59133603A/ja
Publication of JPH049321B2 publication Critical patent/JPH049321B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/11101—Verifying ram data correct, validity, reload faulty data with correct data
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1173—Activating output only if powersupply is sufficient
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14141—Restart

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 (イ) 発明の分野 この発明はプログラマブルコントローラ、特に
電源断処理機能を有するプログラマブルコントロ
ーラに関する。
(ロ) 発明の背景 一般にプログラマブルコントローラは、工程制
御等に使用され、設置場所としては工場内部の悪
環境下となる場合が多く、使用環境としてはかな
り劣悪な場合もある。そのため電源瞬停などの異
状事態が頻繁に発生するので電源断時に動作を停
止せず安全運転を保障して処理を続行する機能が
重要な要素となる。それゆえ電源断後の復帰時は
電源断発生時の入出力状態すなわち内部メモリの
状態、また復帰時の入力状態などから出力を電源
断発生前の状態に戻すか、イニシヤルクリアする
かを決定して処理を進行すればよい。しかしなが
ら従来のプログラマブルコントローラは、電源断
時に保持されるエリアは最初から一定のメモリエ
リアに限られており、外部機器よりの入力回路へ
の入力データや外部機器へ出力回路より出力する
出力データをバツフア的に記憶する入出力メモリ
の内容は保持されるようになつていなかつた。そ
れゆえ従来のプログラムコントローラでは、上記
したような電源断時の入出力状態や復帰時の入力
状態等から判断して出力を電源断がおこる以前の
状態に戻すかイニシヤルクリアの状態にするかの
決定をなすことができなかつた。従来のプログラ
マブルコントローラにおいても上記のような決定
処理を可能とするには、電源断発生まで入出力メ
モリの内容を他の保持されるメモリ（たとえばキ
ープリレメモリ）に移して保持し、復帰時に再度
その保持された内容を入出力メモリにもどすとい
う処理をなさねばならずユーザにとつて非常に難
解複雑なプログラムを作成する必要があるという
欠点があつた。ここで従来のプログラマブルコン
トローラで、入出力メモリの内容を電源断時に直
接保持できないのは、直接保持しておくと電源復
帰時に入出力メモリの内容が直ちに出力回路を通
じて出力され、場合によつて外部機器に悪影響を
与えるおそれがあるからである。
(ハ) 発明の目的 それゆえにこの発明の目的は、ユーザプログラ
ムを複雑にすることなく、電源断後の復帰時に処
理を続行し得るプログラマブルコントローラを提
供するにある。
(ニ) 発明の構成と効果 上記目的を達成するためにこの発明は、基本構
成としてユーザプログラムが格納されるユーザプ
ログラムメモリと、外部機器より入力信号が与え
られる入力回路と、外部機器に出力信号を送出す
る出力回路と、前記入力回路及び出力回路に対応
する入出力データを記憶する入出力メモリと、前
記ユーザプログラムメモリの各命令を順次実行
し、前記入出力メモリの記憶データに基づいて演
算処理をなし、この演算処理結果により前記入出
力メモリの出力データを書換える命令実行手段
と、前記入力回路の入力データを前記入出力メモ
リの所定エリアに書込む入力更新手段と、前記入
出力メモリの所定エリアに記憶される出力データ
を前記出力回路にセツトする出力更新手段とを有
するプログラマブルコントローラにおいて、前記
ユーザプログラムの命令により電源断後の復帰時
に前記入出力メモリをクリアするかあるいは保持
するかを、予じめ記憶しておくフラグエリアを備
えるとともに、このフラグエリア、前記ユーザプ
ログラムメモリ及び前記入出力メモリに不揮発性
機能を持たせ、かつ前記出力回路の出力信号の導
出を禁止する回路と、電源断後の復帰で前記フラ
グエリアが入出力メモリの保持を記憶しているこ
とを条件に前記入出力メモリを保持するととも
に、前記禁止回路を作動させる手段と、前記ユー
ザプログラムよりの命令により前記禁止回路の作
動を解除する手段とを備えるようにしている。
この発明のプログラマブルコントローラによれ
ば、電源断発生前のユーザプログラムの命令実行
によりフラグエアリに電源断後の復帰時に入出力
メモリをクリアするかあるいは保持するかを記憶
しておき、入出力メモリ等は電源断時にバツクア
ツプしておき、電源復帰でフラグエリアを参照
し、フラグエリアが入出力メモリ保持を記憶して
いる場合には入出力メモリをイニシヤルクリアせ
ず保持しておくとともに出力回路には禁止をか
け、その後のユーザプログラムよりの禁止解除命
令で禁止を解くものであるから、比較的簡単なユ
ーザプログラムで電源断復帰時の処理を続行する
ことができる。
(ホ) 実施例の説明 以下、図面に示す実施例によりこの発明を詳細
に説明する。
第１図はこの発明が実施されるプログラマブル
コントローラの概略ブロツク図である。
第１図において、１は外部機器（図示省略）よ
りの入力信号を受ける入力回路であり、外部機器
の内容を後述する演算処理部６に伝えるインタフ
エースとして機能する。２は出力信号を外部機器
に出力する出力回路であり、演算処理部６よりの
出力データを外部機器に選出するインタフエース
として機能する。３は入出力メモリであり、入力
回路１、出力回路２のバツフアメモリ及びその他
の内部メモリとして機能する。４はユーザプログ
ラムを格納するユーザプログラムメモリである。
５はフラグエリアであつて、ユーザプログラムよ
り指示される入出力メモリ３の状態を電源断後の
復帰時に保持するか、あるいはイニシヤルクリア
するかを記憶しておくエリアである。６は演算処
理部であつて、ユーザプログラムメモリ４よりの
各命令を順次高速に実行し、上記入出力メモリの
データに基づいて演算する機能、その演算結果に
より入出力メモリ３の出力データを書換える機
能、入力回路１の入力データを入出力メモリ３の
所定エリアに書込む入力更新機能、入出力メモリ
の所定エリアの出力データを出力回路２にセツト
する機能、後述する出力禁止回路７を作動させ、
作動を解除する機能等を有している。出力禁止回
路７は演算処理部６よりの作動指令を受けて出力
回路２を禁止するための回路である。
なおユーザプログラムメモリ４のユーザプログ
ラムには、入出力メモリ３を電源断後の復帰時に
イニシヤルクリアすることを指示する命令語、入
出力メモリ３を電源断後の復帰時にクリアせずに
そのまま残すことを指示する命令語、出力回路７
の禁止動作を解除することを指示する命令語等を
含む電源断処理プログラムが含まれている。
また入出力メモリ３、ユーザプログラムメモリ
４及びフラグエリア５は不揮発性のメモリが使用
され、電源断時においても記憶内容は壊されな
い。
次に、以上のように構成されるプログラマブル
コントローラの電源断前後の動作について説明す
る。
先ず電源断前すなわち通常の動作状態で、ユー
ザプログラムメモリ４に書かれている電源断時に
入出力メモリ３を保持する命令語あるいはイニシ
ヤル処理する命令語により、演算処理部６は、フ
ラグエリア５に、入出力メモリ３保持を意味する
１ないし数ビツトのビツトコードパターン、ある
いはイニシヤル処理を意味するビツトコードパタ
ーンを書き込むとともに、ユーザプログラムの処
理実行を続行する。
ここで電源が断すると演算処理部６は動作を停
止する。電源断しても入出力メモリ３、プログラ
ムメモリ４及びフラグエリア７は不揮発性なので
電源断前の記憶状態が保たれる。
次に電源が復帰再投入されると演算処理部６は
第２図に示すフロー図にしたがい、処理を開始す
る。演算処理部６は先ずフラグエリア５を参照し
て、フラグエリア５の内容が入出力データの保持
を意味するか否か判定する（ステツプ11）。フラ
グエリア５の内容が入出力データ保持であれば出
力禁止回路７を作動させ、出力回路２からの出力
信号の導出を禁止するとともに、入出力メモリ３
の入出力データは保持したまま変化させないすな
わちクリアしない（ステツプ12、ステツプ13）。
そして続いて入出力メモリ３の内容に応じユーザ
プログラムの処理を実行する（ステツプ14）。こ
のユーザプログラムの処理を行う中で、出力禁止
の解除を指示する命令語が出されたか否か判定す
る（ステツプ15）。出力禁止解除の命令が出るま
ではユーザプログラムの処理実行を継続する（ス
テツプ14、ステツプ15）。この出力禁止解除命令
が出されるタイミングは、ユーザプログラムの中
で、ユーザが任意に定めるものであり、自己のシ
ステムで電源断後の電源再投入時の、所定の復帰
処理が終了し、それまで禁止していた出力信号を
外部機器に送出しても、良いタイミングである。
出力禁止解除命令が出されるとこれを受けて出力
禁止回路７の作動を停止させ、入出力メモリ３の
出力データを出力回路２を経て外部機器に送出す
る（ステツプ16）そして以後、通常の制御動作を
継続する。
一方、ステツプ１の判定でフラグエリア５の内
容が、入出力データ保持でない場合には入出力デ
ータをイニシヤルクリアして（ステツプ17）、そ
の後ユーザプログラムの処理に移行する。
【図面の簡単な説明】
第１図はこの発明が実施されるプログラマブル
コントローラのブロツク図、第２図は同プログラ
マブルコントローラの電源復帰再投入後の動作を
示す処理フロー図である。 １：入力回路、２：出力回路、３：入出力メモ
リ、４：ユーザプログラムメモリ、５：フラグエ
リア、６：演算処理部、７：出力禁止回路。

Claims (1)

  1. 【特許請求の範囲】 １ ユーザプログラムが格納されるユーザプログ
    ラムメモリと、外部機器より入力信号が与えられ
    る入力回路と、外部機器に出力信号を送出する出
    力回路と、前記入力回路及び出力回路に対応する
    入出力データを記憶する入出力メモリと、前記ユ
    ーザプログラムメモリの各命令を順次実行し、前
    記入出力メモリの記憶データに基づいて演算処理
    をなし、この演算処理結果により前記入出力メモ
    リの出力データを書換える命令実行手段と、前記
    入力回路の入力データを前記入出力メモリの所定
    エリアに書込む入力更新手段と、前記入出力メモ
    リの所定エリアに記憶される出力データを前記出
    力回路にセツトする出力更新手段とを有するプロ
    グラマブルコントローラにおいて、 前記ユーザプログラムの命令により電源断後の
    復帰時に前記入出力メモリをクリアするか、ある
    いは保持するかを、予じめ記憶しておくフラグエ
    リアを備えるとともに、このフラグエリア、前記
    ユーザプログラムメモリ及び前記入出力メモリに
    不揮発性機能を持たせ、かつ前記出力回路の出力
    信号の導出を禁止する回路と、電源断後の復帰で
    前記フラグエリアが入出力メモリの保持を記憶し
    ていることを条件に前記入出力メモリを保持する
    とともに前記禁止回路を作動させる手段と、前記
    ユーザプログラムよりの命令により前記禁止回路
    の作動を解除する手段とを備えてなることを特徴
    とするプログラマブルコントローラ。
JP58008109A 1983-01-20 1983-01-20 プログラマブルコントロ−ラ Granted JPS59133603A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58008109A JPS59133603A (ja) 1983-01-20 1983-01-20 プログラマブルコントロ−ラ
US06/571,750 US4672573A (en) 1983-01-20 1984-01-18 Programmable controller with improved return processing capabilities after a power interruption
DE3401783A DE3401783A1 (de) 1983-01-20 1984-01-19 Programmierbare steuerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58008109A JPS59133603A (ja) 1983-01-20 1983-01-20 プログラマブルコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS59133603A JPS59133603A (ja) 1984-08-01
JPH049321B2 true JPH049321B2 (ja) 1992-02-19

Family

ID=11684122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58008109A Granted JPS59133603A (ja) 1983-01-20 1983-01-20 プログラマブルコントロ−ラ

Country Status (3)

Country Link
US (1) US4672573A (ja)
JP (1) JPS59133603A (ja)
DE (1) DE3401783A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188602A (ja) * 1985-02-16 1986-08-22 Omron Tateisi Electronics Co 入出力バスの監視回路
JPS6273119A (ja) * 1985-09-27 1987-04-03 Omron Tateisi Electronics Co トランスデユ−サ
JPS6286407A (ja) * 1985-10-11 1987-04-20 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPH07122807B2 (ja) * 1986-12-26 1995-12-25 日新電機株式会社 プロセス制御装置
JP2575424B2 (ja) * 1987-11-20 1997-01-22 三菱電機株式会社 プログラマブルコントローラ
JPH01175303U (ja) * 1988-05-30 1989-12-13
JP2779813B2 (ja) * 1988-09-06 1998-07-23 セイコーエプソン株式会社 コンピューター
JPH02158806A (ja) * 1988-12-12 1990-06-19 Mitsubishi Electric Corp プラント用プログラマブルコントローラの制御処理方式
JP2555182B2 (ja) * 1989-03-15 1996-11-20 松下電工株式会社 モニタ機能を有する工程制御方式
JPH03202903A (ja) * 1989-12-28 1991-09-04 Sumitomo Chem Co Ltd 工業プロセスのシーケンス生成方法
EP0484745B1 (en) * 1990-11-07 1999-01-07 Kabushiki Kaisha Toshiba Apparatus for controlling the power supply in a computer system
JP2788680B2 (ja) * 1991-06-10 1998-08-20 キヤノン株式会社 電子機器及びそのデータ入出力制御方法
JPH0490204U (ja) * 1991-08-30 1992-08-06
EP0546339B1 (en) * 1991-12-09 1996-07-03 Yokogawa Electric Corporation Distributed control system
DE4207086C1 (de) * 1992-03-06 1993-10-28 Licentia Gmbh Speicherprogrammierbares Automatisierungsgerät
DE4401891A1 (de) * 1994-01-24 1995-07-27 Bayerische Motoren Werke Ag Verfahren zum Ändern der Arbeitsweise eines Steuergeräts von Kraftfahrzeugen
KR0139985B1 (ko) * 1995-01-06 1998-07-01 김광호 옵션 카드의 하이버네이션 시스템
US6134616A (en) * 1996-10-28 2000-10-17 International Business Machines Corporation Method and apparatus for dynamic re-enumeration and reconfiguration of computer devices after system hibernation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
US4196476A (en) * 1977-08-30 1980-04-01 Xerox Corporation Reproduction machine with selectively disclosable programs
US4453215A (en) * 1981-10-01 1984-06-05 Stratus Computer, Inc. Central processing apparatus for fault-tolerant computing
US4458306A (en) * 1982-04-08 1984-07-03 Hooker Chemicals & Plastics Corporation High amplitude, pulsed current plating system

Also Published As

Publication number Publication date
US4672573A (en) 1987-06-09
DE3401783A1 (de) 1984-08-02
JPS59133603A (ja) 1984-08-01

Similar Documents

Publication Publication Date Title
JPH049321B2 (ja)
CN107885305B (zh) 控制装置、控制方法以及记录介质
US20050060690A1 (en) Microprocessor system with software emulation processed by auxiliary hardware
JP3055999B2 (ja) マイクロプログラム制御装置群
JP2003076539A (ja) 演算処理装置
JPS62243008A (ja) Ｐｍｃの信号トレ−ス制御方式
JPS63159905A (ja) プログラマブルコントロ−ラの入出力強制オン／オフ方式
JPH03147158A (ja) メモリ制御回路
JPS62137627A (ja) メモリダンプ方式
KR19990045550A (ko) 메모리 장치에 저장된 데이터를 판독, 수정 및오버라이트하기 위한 방법 및 장치
JPH02238536A (ja) 記憶保護回路
JP2555182B2 (ja) モニタ機能を有する工程制御方式
JPH02128266A (ja) 保護機能付レジスタ
JPH04338825A (ja) 演算処理装置
JPS63157238A (ja) コンピユ−タ
JPS61134850A (ja) 従属プロセツサのデバツグ方法
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JP2903601B2 (ja) Ｒｏｍ内蔵マイクロコンピュータ
JPS633353A (ja) メモリのデ−タ書込み制御装置
JPH08106307A (ja) プログラマブルコントローラ
JPS595304A (ja) シ−ケンス制御における外部メモリ書き込み確認方法
JP2002182765A (ja) 電子計算機
JP2002229853A (ja) メモリ制御回路
JPS6155753A (ja) マイコン暴走時の記憶デ−タ保護回路
JPH05334099A (ja) 状態設定レジスタの書込回路