JPS6378233A

JPS6378233A - マイクロプログラム制御装置

Info

Publication number: JPS6378233A
Application number: JP61224317A
Authority: JP
Inventors: Toshihiko Hiraide; 平出　利彦
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-09-22
Filing date: 1986-09-22
Publication date: 1988-04-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〕本発明はマイクロプログラムをリードオンリメモリ　（
ＲＯＭ）に格納したマイクロプログラム制御装置に関す
る。

〔従来の技術〕

従来、小型、低価格のマイクロプログラム制御装置は、
第４図に示すように、マイクロプログラムをプログラム
用リードオンリメモリ　（プログラムＲＯＭ）２に格納
し、演算処理部（ＭＰＵ）３がプログラムＲＯＭ２に格
納されたマイクロ命令を読出し、マイクロプログラムを
実行していた。

更に、マイクロプログラムの実行に必要なワーク用リー
ド／ライトメモリ　（ワークＲＡＭ）４やマイクロプロ
グラム制御装置１゛の状態を表示したり、その状態を制
御する為にワークＲＡＭ４の内容を書替えることができ
るメンテナンスパネル５も含んでいた。尚、第４図に於
いて１０はプロセッサバスを示している。

〔発明が解決しようとする問題点〕

上述したマイクロプログラム制御装置１°は、マイクロ
プログラムをプログラムＲＯＭ２に格納し′ている為、
マイクロプログラムの論理不具合があった場合、この論
理不具合は、論理不具合を解決。

した新しいプログラムＲＯＭが作られるまで修正されな
いことになり、マイクロプログラム制御装置の修復に多
大な時間を要する問題があった。

本発明は前述の如き問題点を解決したものであり、その
目的はプログラムＲＯＭに格納されているマイクロプロ
グラムに不具合があった場合に於いても、マイクロプロ
グラム制御装置を短時間で修復できるようにすることに
ある。

〔問題点を解決するための手段〕

本発明は前述の如き問題点を解決するため、マイクロプ
ログラムを格納するり一ドオンリメモリと、該リードオンリメモリに格納されているマイクロプログ
ラムを続出し実行する演算処理部と、マイクロプログラ
ム実行に於けるワーク用リード／ライトメモリと、前記リードオンリメモリ、前記演算処理部及び前記ワー
ク用リード／ライトメモリにアクセスしこれらの内容を
読出し更に前記ワーク用リード／ライトメモリの内容を
書替えできるメンテナンスパネルとを含むマイクロプロ
グラム制御装置に於いて、前記リードオンリメモリと同容量以上の容量を有し、前
記メンテナンスパネルの操作により記憶内容の書替え可
能なり一ド／ライトメモリと、前記リードオンリメモリ
の内容を前記リード／ライトメモリに書込む書込手段と
、前記演算処理部が実行するマイクロ命令の読出しを前記
リードオンリメモリから前記リード／ライトメモリに切
替える切替手段とを設けたものである。

〔作　用〕

リードオンリメモリに格納されているマイクロプログラ
ムは書込手段によりリード／ライトメモリに書込まれる
。演算処理部がマイクロ命令をリードオンリメモリから
読出すかり一ド／ライトメモリから読出すかは切替手段
によって制御される。

また、リード／ライトメモリの内容はメンテナンスパネ
ルの操作によって書替えることが可能である。従って、
リードオンリメモリに格納されているマイクロプログラ
ムに論理不具合があった場合、書込手段によりリードオ
ンリメモリに格納されているマイクロプログラムをリー
ド／ライトメモリに書込み、書替操作により論理不具合
箇所を修正し、演算処理部にリード／ライトメモリから
マイクロ命令を読出させることにより、マイクロプログ
ラム制？ＩＤ　ｇ　Ｈに正常な動作を行なわせることが
可能となる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロフク図、第２図は本実施
例に於けるＲ　ＯＭとＲＡＭとのアドレスマツプを示し
ている。尚、第１図に於いて第４図と同一符号は同一部
分を表している。

マイクロプログラム制御装置１内の演算処理部３はプロ
セッサバス１０を介してプログラムＲＯＭ２、ワークＲ
Ａ　Ｍ　４、メンテナンスパネル５及びオルクネイティ
ブＲＡＭ６をアクセスする。プロセッサバス１０は演算
処理部３が各構成部にアクセスし、情報交換を行なう為
のアドレス線、データ線及び制御線を含んでいる。メン
テナンスパネル５から各構成部へのアクセスは演算処理
部３によって検知され、マイクロプログラムで実行され
るようになっている。プログラム選択回路７は、トグル
スイッチ等により構成されるモードスイッチ８からのモ
ード設定信号３１が“１”に設定されている場合は、プ
ロセッサバス１０内のメモリアドレス信号Ａ０〜Ａｌｌ
の内の上位のアドレス信号Ａ、ｏ。

Ａ　Ｉ　ｌが共に“０”の状態、即ちメモリアドレスが
０００〜３ＦＦ（１６進表示）の状態であれば、プログ
ラムＲＯＭ選択信号１１を１″にしてプログラムＲＡＭ
２を選択し、メモリアドレス信号Ａ、。、Ａ１゜が“０
″、１″の状態、即ちメモリアドレスが８００〜ＢＦＦ
の状態であれば、オルグネイティブＲＡＭ選択信号１２
を１１″にしてオルタネイティブＲＡ　Ｍ　６を選択す
る。また、モード設定信号３１が“１′に設定されてい
る場合に、メモリアドレス信号へ〇。、Ａ１１が共に′
０”であれば、オルタネイティブＲＡＭ選択信号１２を
“プにしてオル多ネイティブＲＡＭ６を選択する。

モードスイッチ８を操作してモード設定信号３１を“Ｏ
”に設定し、マイクロプログラム制御装置１の電源を投
入すると、プログラム選択回路７のマツピング制御によ
り、ＲＯＭ及びＲＡＭのアドレスマツプは第２図（ａ）
に示すものとなる。即ち、ＯＯＯから３ＦＦまでのメモ
リアドレスがプログラムＲＯＭ２に与えられ、４００か
ら７ＦＦまでのメモリアドレスがワークＲＡＭ４に与え
られ、８００−ＢＦＦまでのメモリアドレスがオルタネ
イティブＲＡＭ６に与えられる。尚、同図（ａｌに於い
てＣＯＯ〜ＦＦＦまでのメモリアドレスはマイクロプロ
グラム制御装置１が使用できる割当ての済んでいないメ
モリアドレスを示している。演算処理部３は電源投入等
による始動時に、メモリアドレス０００からマイクロプ
ログラムの実行を開始する。即ち、プログラムＲＯＭ２
からマイクロ命令を続出して実行する。マイクロプログ
ラムのアドレス０００からはメモリアドレス０００〜３
ＦＦの内容をメモリアドレス８００〜ＢＦＦに移送する
ルーチンがあり、全エリアの内容の移送が完了した後で
、プログラムＲＯＭ２に格納されているメインルーチン
の実行を開始する。尚、オルタネイティブＲＡＭ６はプ
ログラムＲＡＭ２と同じか、それ以上の記憶容量を有す
るものである。

この後、メンテナンスパネル５の操作により演算処理部
３を停止状態とし、モードスイッチ８が操作されてモー
ド設定信号３１が“１“に設定されると、プログラム選
択回路７のマツピング制御により、ＲＯＭ及びＲＡＭの
アドレスマツプは第２図（ｂｌに示すようになり、演算
処理部３へのマイクロ命令はオルタネイティブＲＡＭ６
から読出され、オルグネイティブＲＡＭ６に格納された
マイクロ命令が実行されることになる。この場合、プロ
グラムＲＯＭ２とオルタネイティブＲＡＭ６との内容は
同一であり、モード設定信号３１の状態に関係なく、同
一のマイクロプログラムが実行される。

ここで、モード設定信号３１を“０”から“１”に切替
える前に、メンテナンスパネル５からオルタネイティブ
ＲＡＭ６の内容を書替え、その後にモード設定信号３１
を“Ｏ”から”１”に設定すると、オルタネイティブＲ
ＡＭ６から演算処理部３によって読出されて実行される
マイクロプログラムは、プログラムＲＯＭ２に格納され
ていたものとは異なる。従って、プログラムＲＯＭ２に
格納されているマイクロプログラムに論理不具合があっ
た場合、モード設定信号３１を“０”から“１“に切替
える前にメンテナンスパネル５を用いてオルグネイティ
ブＲＡＭ６に移送されたマイクロプログラムの不具合箇
所を修正し、この後、モード設定信号３１を“１″とす
れば、演算処理部３はオルタネイティブＲＡＭ６に格納
されている修正の済んだマイクロプログラムを実行する
ことになる。

第３図はプログラム選択回路７の構成例を示すブロック
図であり、アドレスデコーダ２１とインバータゲート２
２．２３とアンドゲート２４〜２６とオアゲート２７と
から構成されている。

アドレスデコーダ２１はプロセッサバス１０内のメモリ
アドレス信号Ａ０〜Ａ＋＋（Ａｏが最下位ビ・７ト、Ａ
、１が最上位ビット）の内のメモリアドレス信号Ａ１゜
、Ａ、１を入力とし、メモリアドレス信号Ａ１゜、Ａ１
１が共に′″Ｏ″の時は、信号３４を１１”とし、メモ
リアドレス信号ＡＨ，Ａ＋＋がそれぞれ“１ゝ、“０″
の時は、信号３５を“１”とする。

信号３４はアンドゲート２４．２６の一方の入力端子に
加えられ、信号３５はアンドゲート２５の一方の入力端
子に加えられ、アントゲ−）２４．２５の他方の端子に
はモード設定信号３１を反転したインバータゲート２２
の出力信号３２が加えられ、アンドゲート２６の他方の
端子にはインバータゲート２２の出力信号３２を反転し
たインバータゲート２３の出力信号３３が加えられてい
る。また、アンドゲート２５．２６の出力信号３６．３
７はオアゲート２７に加えられている。

従って、モードスイッチ８からのモード設定信号３１が
“０”で、メモリアドレス信号Ａ、、、Ａ、。

が共に“１ｗの場合は、インバータ２２．２３の出力信
号３２．３３がそれぞれ１１”、０”となり、アドレス
デコーダ２１の出力信号３４が“１”となるので、アン
ドゲート２４から出力されるプログラムＲＯＭ選択信号
１１が前述したように１１゛となる。

また、モード設定信号が１０′で、メモリアドレス信号
Ａ　Ｉ　Ｉｌ＋　　Ａ　Ｉ　ｌがそれぞれ“１”、“０
”の場合は、インバータ２２．２３の出力信号が３２．
３３がそれぞれ１“、“０″となり、アドレスデコーダ
２１の出力信号３５が１”となるので、オアゲート２７
から出力されるオルタネイティブＲＡＭ選択信号１２が
、前述したように“１″となる。また、モード設定信号
３１が“１′″で、メモリアドレス信号Ａ、６．　　Ａ
Ｉ、が共に“０”の場合は、インバータ２２゜２３の出
力信号３２．３３がそれぞれ“０”、“１゛となり、ア
ドレスデコーダ２１の出力信号３４が“１”となるので
、オアゲート２７から出力されるオルグネイティブＲＡ
Ｍ選択信号１２が前述したように、“１”となる。

〔発明の効果〕

以上説明したように、本発明は、プログラムＲＯＭ２等
のリードオンリメモリに格納されたマイクロプログラム
をオルグネイティブＲＡＭ６等のり一ド／ライトメモリ
に移送し、リード７／ライトメモリ上のマイクロプログ
ラムをメンテナンスパネルにより変更した後、演算処理
部にリード／ライトメモリ上のマイクロプログラムを実
行させることができるので、リードオンリメモリに格納
されているマイクロプログラムに論理不具合箇所がある
場合或いはマイクロプログラムの内容を変更したい場合
、マイクロプログラムの論理不具合に伴うマイクロプロ
グラム制御装置の故障を短時間で修復することがきる効
果があると共にマイクロプログラムの変更を短時間で行
なうことができる効果もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は実施例
に於けるＲＯＭ、ＲＡＭのアドレスマツプ、第３図はプログラム選択回路７の構成例を示すブロック
図及び、第４図は従来例のブロック図である。図に於いて、１，１゛・・・マイクロプログラム制御装
置、２・・・プログラムＲＯＭ、３・・・演算処理部、
４・・・ワークＲＡＭ、５・・・メンテナンスパネル、
６・・・オルタネイティブＲＡＭ、７・・・プログラム
選択回路、８・・・モードスイッチ、１０・・・プロセ
ッサバス、２１・・・アドレスデコーダ、２２．２３・
・・インバータゲート、２４〜２６はアンドゲート、２
７・・・オアゲート。

Claims

【特許請求の範囲】　マイクロプログラムを格納するリードオンリメモリと
、該リードオンリメモリに格納されているマイクロプログ
ラムを読出し実行する演算処理部と、マイクロプログラ
ム実行に於けるワーク用リード／ライトメモリと、前記リードオンリメモリ、前記演算処理部及び前記ワー
ク用リード／ライトメモリにアクセスしこれらの内容を
読出し更に前記ワーク用リード／ライトメモリの内容を
書替えできるメンテナンスパネルとを含むマイクロプロ
グラム制御装置に於いて、前記リードオンリメモリと同容量以上の容量を有し、前
記メンテナンスパネルの操作により記憶内容の書替え可
能なリード／ライトメモリと、前記リードオンリメモリ
の内容を前記リード／ライトメモリに書込む書込手段と
、前記演算処理部が実行するマイクロ命令の読出しを前記
リードオンリメモリから前記リード／ライトメモリに切
替える切替手段とを具備したことを特徴とするマイクロ
プログラム制御装置。