JPS5828272Y2 - 計算機のデバツク装置 - Google Patents

計算機のデバツク装置

Info

Publication number
JPS5828272Y2
JPS5828272Y2 JP8229281U JP8229281U JPS5828272Y2 JP S5828272 Y2 JPS5828272 Y2 JP S5828272Y2 JP 8229281 U JP8229281 U JP 8229281U JP 8229281 U JP8229281 U JP 8229281U JP S5828272 Y2 JPS5828272 Y2 JP S5828272Y2
Authority
JP
Japan
Prior art keywords
program
key
gate
time
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8229281U
Other languages
English (en)
Other versions
JPS56172138U (ja
Inventor
信義 岩田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP8229281U priority Critical patent/JPS5828272Y2/ja
Publication of JPS56172138U publication Critical patent/JPS56172138U/ja
Application granted granted Critical
Publication of JPS5828272Y2 publication Critical patent/JPS5828272Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【考案の詳細な説明】 本考案は、キー人力型のプログラム式計算機におけるプ
ログラムのデパック(欠陥チェック)装置に関する。
電子式計算機においては極めて短時間に遂行される演算
処理であっても非常に多くのステップよりなるプロ゛グ
ラムを伴うものであり、そのプログラムの内容がプログ
ラマの意図の通り作成され正しく演算処理が進められる
ものであるか否かをチェックし、もし欠陥があればそれ
を発見することは重要である。
電子式卓上計算機の高級化はステップ数の増大をもたら
し、欠陥個所のチェック作業いわゆるデパック作業に多
大の時間を要するので、短時間且つ確実に行いうる装置
の提供が切望されている。
もつとも、従来の計算機においても指定されたプログラ
ムステップまで自動的にジャンプさせる機能はあったが
、デパック作業の場合はジャンプしたステップから演算
を行っても意味がないので、例えば最終に近いステップ
をチェックしたいときでも最初から1ステツプづつデパ
ック作業を積み重ねてゆかねばならなかった。
本考案は上記に鑑みなされたものであって、デパック・
モードをステップ番地とともに指定すれば、その指定さ
れたステップ番地まで自動的にプログラムに従って演算
が進められ、指定されたステップあるいはその次のステ
ップから後は特定のキーが操作されるごとにlステップ
づつプログラムが進んでゆくように構成されていること
を骨子とする。
次に、本考案の実施例を説明する。
第1図は、本考案の一実施例の回路ブロック構成図であ
る。
ブロックで示された部分の構成および機能の概要は下記
の通りであり、各ブロックは図示のように主としてゲー
ト回路Gにより結合されている。
置数キー1:O乃至9および小数点の数値信号をプログ
ラムメモリ4、演算レジスタ15、置数メモリ12等に
入力させるキーである。
ファンクションキー2:演算指令等の機能に関する信号
をプログラムメモリ4等に入力させるキーである。
モード設定スイッチ3:選択的に各モードを設定するた
めのスイッチであって例えばスライドスイッチが用いら
れモードには次の種類がある。
プログラム入カモードPRO:キーから計算機にプログ
ラムを入力させるモード。
自動モードAUTOニブログラムされた内容を自動的に
実行してゆくモード。
デパックモードDEBニブログラムされた内容を特定の
キーSを操作する毎に1ステツプづつ実行するモード。
チェックモードCHEニブログラムそのものをSキーを
操作するごとにlステップづつチェックしてゆくモード
普通計算モードN:キー人力に従って普通の計算を行う
モード。
プログラムメ・セリ4:ゲートGlより直列に人力され
る数値情報およびファンクション情報を記憶しゲー)G
5 に直列に出力するもので、例えば直列シフトレジス
タで構成される。
プログラムカウンタ5ニブログラムメモリ4のステップ
位置を指定するためのもので、プログラムメモリ4の各
ステップに対応した桁数を有し、指定ステップに対応し
た桁のみその内容が1になっている。
第1桁PctはゲートGIGの出力あるいは、切換え検
出器16の出力t6によりlにセットされ、それ以降の
カウントアツプは下記のカウントパルス発生器6の出力
により行われる。
カウントアツプパルス発生器6:ゲートG2 。
G3.G4のいずれかの出力が出るごとにカウンタ5を
カウントアツプさせるためのパルスを発生する。
ただし、指定されたプログラムの内容が演算器9におい
て実行されたワードの終りにカウントアツプを実行させ
る必要があるので、ゲー)Gからの出力を受けてからパ
ルスを出力するまでlワードタイムの遅れを伴うよめ構
成されている。
Sキー7:計算機の操作盤上に設けられたキーであって
、自動的実行のスタートを指示しあるいはステップを1
ステツプづつ進めるときに用いられる。
バッファ8ニブログラムメモリ4の内容のうちプログラ
ムカウンタ5が指定するステップに当るものをゲー)G
5が検出し導入される。
この内容は演算器9に導入するためにゲー)G6に人力
されるとともに特殊モードのときにはゲートG18゜G
20を経て表示器11に表示される。
演算器9:普通の計算機における演算部釦よび制御部に
相当するもので、ゲートG6からの入力により演算を実
行しゲー) G19 、 G20を経て表示器11に出
力し、演算終了時に終了信号Neを発する。
終了コード検出器10:ファンクションキー2の中のプ
ログラム終了キーENDによる信号がバッファ8に導入
されたときにこれを検出するもので、検出時に信号t1
を発する。
表示器11:普通計算モードのときは演算器9の出力器
として用いられ、特殊モードのときにはバッファ8の内
容が表示される。
″置数メモリ12:半加算機能を伴うレジスタであって
、最初に置数キー1から整数値が置数され、信号t5が
入力されるごとにマイナス1が行われる。
判断回路13:置数メモリ12の内容が零か否かを判断
するもので、零でなければ信号t4を出力し、零になれ
ば出力しない。
次に、上記実施例の作用を分設する。
(I) プログラム内容の入力 プログラム入力モードにおいて作業が行われる。
スイッチ3がPROに切換えられると、この切換えの過
渡状態を検知器16が検知しその出力t6により全桁O
であったプログラムカウンタ5の第1桁PC1のみをl
にセットする。
次ニ置数キー1あるいはファンクションキー2の中のい
ずれかのキーが押されると、PCI−1であるため第1
桁に対応するタイミングのみゲートGlが開かれてキー
人力はプログラムメモリ4の第1桁に格納される。
また、上記最初のキー人力信号はゲー)G2にも入力さ
れカウントアツプパルス発生器6にカウントアツプ指令
を出すが、時間遅れのためにプログラムメモリ4の第1
柘目格納終了後にプログラムカウンタの第2桁目へのカ
ウントアツプが実行される。
このようにして順次キー人力信号のプログラムメモリ4
への格納とプログラムカウンタ5のカウントアツプが繰
返されてゆく。
プログラム終了時にはEND信号が格納される。
(ロ)プログラムの自動的実行 スイッチ3がAUTOにセットされると、検出器16の
出力によりプログラムカウンタ5はPClのみが1の状
態に戻される。
ここで、Sキーが押されると、オアゲー)G7およびG
15の出力によりアントゲ−)G6が開かれてバッフ7
8の内容が演算器9に導入されうる状態となり、同時に
オアゲー)G9の出力によりアンドゲートG3がパルス
発生器6に対して次のカウントアツプを指令する。
このような状態で、PCIに対応するプログラムメモリ
4の第1ステツプの内容がアンドゲートG5 により検
出され、これが演算器9に導入され、lワードタイム遅
れてプログラムカウンタ5は第2桁にカウントアツプさ
れる。
演算器9が演算終了信号Neを発すると否定入力端子付
アンドゲートG8が開かれてこれの出力がオアゲートG
7を通して再びアンドゲートG6を開かせ、同時にまた
、オアゲー)G9の出力とスイッチAUTOの出力によ
りアンドゲートG3が2度目のカウントアツプ指令を発
する。
このような状態で第2ステツプの内容が演算器9に導入
されカウンタ5は第3桁にカウントアツプされる。
このようにして順次プログラムメモリ4の内容が1ステ
ツプづつ自動的に実行されてゆく。
プログラム終了をあられすENDコードがバッファ8に
増巾されると、ENDコード検出器10がこれを検出し
て検出信号t1を発する。
この信号tlはゲートG8の否定入力端子に人力されて
ゲートG8を閉させて演算器9への入力を断ち、同時に
ゲートG16よりプログラムカウンタ5の第1桁PCI
に導入されてカウンタ5の内容を初期状態に戻し、プロ
グラムカウンタ5は同じプログラムを繰返し実行する場
合に備えられる。
(ト)プログラムチェック プログラムチェックモードにおいて作業が行われる。
スイッチCHEがカセットされた後に、Sキー7が押さ
れるとオアゲートGIO、Gllの出力によりゲートG
4がカウントアツプを指令スる。
一方ではカウンタ5の指示桁と一致するステップのプロ
グラムメモリ4の内容がバッファ8に導入され、これが
表示器11に表示される。
従って、Sキー7が押されるごとにカウンタ5のカウン
トアツプが実行され同時にこれに合わせてプログラムメ
モリ4の内容が順次表示される。
なお、チェックモードにおいては常にオアゲートG15
が閉じられているのでアンドゲートG6は開かず演算は
実行されなへ ■ デパック デパックモードにおいてデパック作業が行われる。
このモードにおける作用の概要は、デパック作業を始め
たい最初のステップ数Mを置数キー1から入力させて置
数メモリ12に會ずセットした後にSキーを押せば、セ
ットされたM番地まではプログラムの内容が自動的に実
行され、その番地以降のステップはSキーの操作により
lステップづつ進められる。
次に、これを詳細に説明する。
スイッチDEBがセットされた後に所望のステップ数M
を置数キー1から入力すると、この数値Mは置数メモリ
12に記憶される。
次に、SキーIが押されると、オアゲー)G7.G15
の両出力によりアンドゲートG6が導通状態になり、同
時にオアゲートG10.G11の両出力によりアンドゲ
ートG4がカウントアツプ指令を発し、カウンタ5は第
1桁を指示する。
そこで、プログラムメモリ4の第1ステツプの内容が演
算器9に導入され、その内容が実行される。
一方、置数メモリ12の内容が零でないことを判断回路
13が検出して検出信号t4を発しており、このとき演
算器9が演算終了信号Neを発すると、アントゲ−)G
17が出力を発しオアゲートG7 を経てアンドゲート
G6が再び導通状態となり、同時にオアゲートG12
、Gta の両出力によりアンドゲートG14.オア
ゲートG11.アントゲ−)G4がそれぞれ出力してパ
ルス発生器6にカウントアツプの指令を発し、會た同時
に、ゲートG11の出力信号t5は置数メモリ12の内
容を1だけ減算させる。
このようにして、演算の実行、カウンタ5のカウントア
ツプ、置数メモリ4の1減算が1ステツプごとに繰返さ
れて自動的にプログラムの内容が実行されてゆく。
置数メモリ12の内容が零になると、即ち、はじめにデ
パック作業を開始したいステップ番地として置数した回
数Mだけプログラムの内容が実行されてしまうと、判断
回路13の出力信号14=0となる。
そして、ゲートG17 、G7 、 G6はいずれも閉
ざされ自動的には演算が実行されなくなる。
ここでSキー7が押されると、オアゲートG7の出力に
よりアンドゲートG6が開くのでその時バッファ8に格
納され表示器11に表示されていた内容が演算器9に入
力されて演算が実行され、!た同時に、オアゲートG1
1の出力により次のカラントアップが指令される。
しかし、演算終了信号Neが発せられてもゲー)G17
が閉ざされているから自動的にはプログラムが進行しな
い。
はじめのいくつかのステップを自動的に進めてしまわな
いで、第1ステツプから1ステツプづつ進めたいときは
置数メモリ12の内容を零の1=2にしておけばよい。
第2図は、本考案の他の実施例を示すもので、第1図と
異る部分のみを示す。
この実施例によれば、デパックモードにおいて置数メモ
リ12にステップ数をセットするとともに演算器の演算
レジスタ15にもデータを置数することができる。
即ち、フリップフロップ回路14の状態はオペレータに
より任意に制御されるもので、CDキーが押されるとき
フリップフロップがセットされ、Sキー7が押されると
きリセットされる。
フリップフロップ14がセット状態であれば置数キー1
からの入力信号は置数メモリ12に導入され、リセット
状態であれば演算レジスタ15に導入される。
操作方法としては、フリップフロップ14のリセット状
態にて置数キー1の内容を演算レジスタ15に導入し、
その後、CDキーを押してフリップフロップ14をセッ
ト状態に切換え、次の置数内容を置数メモリ12に導入
する。
その後の操作は第1図実施例の説明で述べたように、S
キーが押されると演算レジスタ15の内容を利用して置
数メモリ12に入力された数のステップ数だけ自動的に
演算が実公される。
また、自動的演算の終了後は、Sキーが押されるごとに
lステップ毎のプログラム内容の実行が行われるが、そ
のとき、フリップフロップ14はSキーにてリセットさ
れているので、その途中で演算のためのデータを演算レ
ジスタへ自由に導入することができる。
この実施例によれば、プログラムの実行に必要なデータ
を置数キー1で入力した後に、その同じ置数キー1にて
プログラムステップ数をも入力できるので、デパック動
作に対する応用が拡大される。
上述のいずれの実施例においても自動的Vclステップ
実行される毎に置数メモリ12の内容をマイナスlして
ゆく方式であったが、他の実施例として、内部レジスタ
あるいは操作盤上の押ボタンにデパック作業を始めたい
最初のステップ数Mを記憶させておき、一方でオアゲー
)Gllの出力信号t5が発せられるごとにこの出力回
数を別に設けられたカウンタで計数し、この計数値と置
数Mを比較してこれが一致したときに自動的実行を中止
させ、以降のステップを1ステツプづつ実行させるよう
に構成することもできる。
なお、本考案の思想はチェックモードにも応用すること
ができる。
即ち、周期的に出力パルスを発スるパルス発生器Pを設
け、これの出力とボタン〔CHE〕の信号を入力とする
アンドゲートG23を設けて、このゲート出力と信号t
4とを入力とするアントゲ−)Gl/を第1図のアンド
ゲートG17に置きかえて構成する。
そこで、自動皓に進行させたいステップ数Mを置数メモ
リ12にセットしておけば、パルス発生器Pの出力パル
スにより設定されたステップ回数Mだけプログラムメモ
リ4の内容が自動的にシフトされる。
それ以降は、プログラムチェックの項で説明した通りS
キーごとに1ステツプづつ進めることができる。
以上説明したように、本考案によれば、特定キーの操作
によりプログラムを所定ステップだけ進め、その後同じ
キーによりプログラムを1ステツプづつ進めてデパック
を行うことができ、しかもデパックモードに於て、上記
ステップ数指定と演算のためのデータの変更、修正、挿
入などの操作に必要な演算用数値の置数が選択的に特別
のキーを付加することなく同じ置数キーを用いて簡単に
切換え入力できるので、操作が簡便でキー数の少ない小
型で安価な計算機のデパック装置を提供できる。
【図面の簡単な説明】
第1図は本考案の一実施例を示す回路ブロック構成図で
ある。 第2図は第1図実施例の変形を示す変形部分のみ示す回
路ブロック構成図である。 7:特定キー 12:置数器、8:バッファ、13:判
断回路、DEB:デパックモード選択スイッチ。

Claims (1)

  1. 【実用新案登録請求の範囲】 数置キーに基づいて所定のステップ数を記憶する置数器
    及び演算用数値を記憶する演算用レジスタを備え、特定
    キーの操作によりプログラムを上記所定のステップだけ
    進め、その後同じキーによりプログラムを1ステツプず
    つ進めてデパックを行う計算機であって、 デパックモード時に、上記特定キーが操作されたか否か
    を判断する回路手段を設け、判断結果に基づいて上記数
    値キーに基づいて上記置数器に所定のステップ数を導入
    するかもしくは上記演算用レジスタに演算用数値を導入
    するかを選択する手段を備えたことを特徴とする計算機
    のデパック装置。
JP8229281U 1981-06-03 1981-06-03 計算機のデバツク装置 Expired JPS5828272Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8229281U JPS5828272Y2 (ja) 1981-06-03 1981-06-03 計算機のデバツク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8229281U JPS5828272Y2 (ja) 1981-06-03 1981-06-03 計算機のデバツク装置

Publications (2)

Publication Number Publication Date
JPS56172138U JPS56172138U (ja) 1981-12-19
JPS5828272Y2 true JPS5828272Y2 (ja) 1983-06-20

Family

ID=29666343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8229281U Expired JPS5828272Y2 (ja) 1981-06-03 1981-06-03 計算機のデバツク装置

Country Status (1)

Country Link
JP (1) JPS5828272Y2 (ja)

Also Published As

Publication number Publication date
JPS56172138U (ja) 1981-12-19

Similar Documents

Publication Publication Date Title
US4247905A (en) Memory clear system
US4301511A (en) Programmable calculator with a device for controlling the reading of program data
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
JPS5828272Y2 (ja) 計算機のデバツク装置
JPS627592B2 (ja)
JPS5952303A (ja) 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ
JPS5936787B2 (ja) 入出力情報消去方式
US4447798A (en) Processor select switch
JPS6243201B2 (ja)
JPH01201740A (ja) マイクロプロセッサトレース装置
JPS6019538B2 (ja) プログラム書込み方式
JPS60237503A (ja) シ−ケンスコントロ−ラの高速処理方式
JPS6226498B2 (ja)
JP2947320B2 (ja) 信号入力装置および信号通信装置
JPS6145268B2 (ja)
JPH01251173A (ja) テストデータ編集装置
JPS6115464B2 (ja)
JPH04302001A (ja) プログラマブルコントローラ
JPS6217782B2 (ja)
JPH0716189Y2 (ja) ブレーク回路
JPS58225403A (ja) プログラマブル・コントロ−ラ
JPS5818647B2 (ja) キ−ニユウリヨクセイギヨソウチ
JPS5853380B2 (ja) プログラム消去方式
JPS6343776B2 (ja)
JPS5921069B2 (ja) プログラム書込方式