JPS5818647B2 - キ−ニユウリヨクセイギヨソウチ - Google Patents
キ−ニユウリヨクセイギヨソウチInfo
- Publication number
- JPS5818647B2 JPS5818647B2 JP49130277A JP13027774A JPS5818647B2 JP S5818647 B2 JPS5818647 B2 JP S5818647B2 JP 49130277 A JP49130277 A JP 49130277A JP 13027774 A JP13027774 A JP 13027774A JP S5818647 B2 JPS5818647 B2 JP S5818647B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- key
- common input
- state
- key common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は電子式卓上計算機等のキー人力制御装置に関す
る。
る。
従来この種の装置はキーの機能により分類されて制御装
置の入力に印加される。
置の入力に印加される。
又集積回路技術の発達によりこれらの制御装置を含む計
算装置、いわゆる電子式卓上計算機等に於いてはその全
ての機能が１又は２チツプの大規模集積回路によって達
成できる様になっている。
算装置、いわゆる電子式卓上計算機等に於いてはその全
ての機能が１又は２チツプの大規模集積回路によって達
成できる様になっている。
又一方計算装置自体の機能アップからキーの入力数及び
機能の増加が要求されている。
機能の増加が要求されている。
例えば従来の四則計算機であれば０〜９の数置キーと＋
、−１×、÷、−のキーがその全てであるが科学計算機
では平方板、三角関数、対数関数、指数関数キーなどが
ある。
、−１×、÷、−のキーがその全てであるが科学計算機
では平方板、三角関数、対数関数、指数関数キーなどが
ある。
この様な装置に於いては入力制御装置が計算装置全体に
占める割合がいちじるしく増大することは否めない。
占める割合がいちじるしく増大することは否めない。
第１図は従来一般的に使用されているキー人力装置の例
である。
である。
第１図に於いて１は電子計算機等の演算制御装置（特に
図示しない）の命令を記憶するリードオンリメモリ（以
下ＲＯＭと略す）のメモリ部、２はＲＯＭのアドレスを
制御するアドレス制御部、３はＲＯＭから出力された命
令コードをデコーダし所定の命令を実行する命令デコー
ダ、４は命令デコーダ３で解読された命令のうちキー人
力に関する命令を実行するキー人力判定部、８は実行中
のアドレスを保持するフリップフロップ群１０１〜１０
６によって構成されるアドレスカウンタ、５はアドレス
カウンタ８の次の実行アドレスを決定するアドレス修飾
部である。
図示しない）の命令を記憶するリードオンリメモリ（以
下ＲＯＭと略す）のメモリ部、２はＲＯＭのアドレスを
制御するアドレス制御部、３はＲＯＭから出力された命
令コードをデコーダし所定の命令を実行する命令デコー
ダ、４は命令デコーダ３で解読された命令のうちキー人
力に関する命令を実行するキー人力判定部、８は実行中
のアドレスを保持するフリップフロップ群１０１〜１０
６によって構成されるアドレスカウンタ、５はアドレス
カウンタ８の次の実行アドレスを決定するアドレス修飾
部である。
６はキーボードでありその出力は機能別にキーボードで
分類されてキー共通入力端子に１ ｔ Ｋ２ 、に３及
びゲート回路群７を経てキー人力フリップフロップ２０
，２１，２２に印加される様に構成されている。
分類されてキー共通入力端子に１ ｔ Ｋ２ 、に３及
びゲート回路群７を経てキー人力フリップフロップ２０
，２１，２２に印加される様に構成されている。
又フリップフロップ２０，２１，２２の各出力はオアゲ
ート３０４とキーアドレス制御部１０に入力されている
。
ート３０４とキーアドレス制御部１０に入力されている
。
同図に於いて今キーボードから何れかのキー出力がキー
共通入力端子に１に印加されたとするとこのキー出力は
命令デコーダ３からキー読込命令がくるまでフリップフ
ロップ２０に読込まれないキー読込命令がゲート回路３
０に印加されるとキ−出力はフリップフロップ２０に読
込まれる。
共通入力端子に１に印加されたとするとこのキー出力は
命令デコーダ３からキー読込命令がくるまでフリップフ
ロップ２０に読込まれないキー読込命令がゲート回路３
０に印加されるとキ−出力はフリップフロップ２０に読
込まれる。
フリップフロップ２０の出力はオアゲ゛−）３０４とキ
ーアドレス制御部１０に送られる。
ーアドレス制御部１０に送られる。
この状態で命令デコーダ３からキー人力判定部４にキー
の判定命令が送られると演算装置はキー人力があったこ
とを知り次にキーアドレス制御部１０に命令デコーダ３
を通して信号を送る。
の判定命令が送られると演算装置はキー人力があったこ
とを知り次にキーアドレス制御部１０に命令デコーダ３
を通して信号を送る。
キーアドレス制御部１０はこの信号により入力されてい
るキーの機能に応じてしかるべきＲＯＭアドレスを選択
すべく信号出力をアドレス修飾部５に送り所望の機能を
遂行させていく。
るキーの機能に応じてしかるべきＲＯＭアドレスを選択
すべく信号出力をアドレス修飾部５に送り所望の機能を
遂行させていく。
このように従来の電子式卓上計算機等のキー人力制御装
置ではキー出力をゲート回路群７、キー人力フリップフ
ロップ２０，２１，２２を通じてキー人力判定部４とキ
ーアドレス制御部１０とに供給するようにしているから
キーの機能が増加するとキー人力フリップフロップ２０
，２Ｌ２２及びキーアドレス制御部１０の構成が著るし
く複雑化し集積回路を経済的に設計することが困難とな
る欠点がある。
置ではキー出力をゲート回路群７、キー人力フリップフ
ロップ２０，２１，２２を通じてキー人力判定部４とキ
ーアドレス制御部１０とに供給するようにしているから
キーの機能が増加するとキー人力フリップフロップ２０
，２Ｌ２２及びキーアドレス制御部１０の構成が著るし
く複雑化し集積回路を経済的に設計することが困難とな
る欠点がある。
この発明の目的は上記キー人力フリップフロップ２０，
２１，２２及びキーアドレス制御部１０に相当する回路
を削除し、ゲート回路３０の回路構成の複雑化を避ける
ようにしたキー人力制御装置を提供することにある。
２１，２２及びキーアドレス制御部１０に相当する回路
を削除し、ゲート回路３０の回路構成の複雑化を避ける
ようにしたキー人力制御装置を提供することにある。
本発明は命令の制御を行っているアドレスカウンタの出
力の一部を利用して複数のゲートを時分割的に開閉制御
し、これによってキー人力信号の有無をキーの機能別に
時分割して検出し、この検出出力にアドレスカウンタの
内容を変更する命令。
力の一部を利用して複数のゲートを時分割的に開閉制御
し、これによってキー人力信号の有無をキーの機能別に
時分割して検出し、この検出出力にアドレスカウンタの
内容を変更する命令。
を含ませることにより、簡単な構成によってキー信号の
読込みを効果的に行なわせるようになすものである。
読込みを効果的に行なわせるようになすものである。
以下に図面を用いて本発明の一実施例を詳細に説明する
。
。
第２図は本発明によるキー人力制御装置の実施例を示す
。
。
同図に於いて第１図と対応する部分には同一符号を附し
て説明するも、１は電子式卓上計算機等の演算制御装置
（特に図示しない）の命令を記憶、するリードオンリー
メモリ（以下ＲＯＭと略す）のメモリ部、２はＲＯＭの
アドレスを制御するアドレス部、３はＲＯＭから出力さ
れた命令コードをデコーダし所定の命令を実行する命令
デコーダ４は命令デコーダ３で解読された命令のうちキ
ー人力に関する命令を実行するキー人力判定部、７は演
算制御装置外部に取付けられているキーボード６からの
キー信号の有無を出力するアンドゲート２０１〜２０３
．３０１〜３０３とオアゲート３０４とインバータ２０
４，２０５とより成るゲート回路群、８は実行中のアド
レスを保持するフリップフロップ群１０１〜１０６から
成るアドレスカウンタ、５はアドレスカウンタ８の次の
実行アドレスを指示するアドレス修飾部である。
て説明するも、１は電子式卓上計算機等の演算制御装置
（特に図示しない）の命令を記憶、するリードオンリー
メモリ（以下ＲＯＭと略す）のメモリ部、２はＲＯＭの
アドレスを制御するアドレス部、３はＲＯＭから出力さ
れた命令コードをデコーダし所定の命令を実行する命令
デコーダ４は命令デコーダ３で解読された命令のうちキ
ー人力に関する命令を実行するキー人力判定部、７は演
算制御装置外部に取付けられているキーボード６からの
キー信号の有無を出力するアンドゲート２０１〜２０３
．３０１〜３０３とオアゲート３０４とインバータ２０
４，２０５とより成るゲート回路群、８は実行中のアド
レスを保持するフリップフロップ群１０１〜１０６から
成るアドレスカウンタ、５はアドレスカウンタ８の次の
実行アドレスを指示するアドレス修飾部である。
第３図は、第２図に於けるアドレスカウンタ８の動作例
を図解したものでありＡ６７ Ａ５５ Ａ４・・・Ａ１
はそれぞれ第２図に於けるアドレスフリップフロップ１
０１〜１０６の出力を表わし、アドレスＮＯはアドレス
フリップフロップ１０１〜１０６の出力Ａ６〜Ａ１をオ
フクルコードに書き換えたものである。
を図解したものでありＡ６７ Ａ５５ Ａ４・・・Ａ１
はそれぞれ第２図に於けるアドレスフリップフロップ１
０１〜１０６の出力を表わし、アドレスＮＯはアドレス
フリップフロップ１０１〜１０６の出力Ａ６〜Ａ１をオ
フクルコードに書き換えたものである。
又ＡＳＩ 、ＡＳ２ 、ＡＳ３は第２図に於けるゲート
２０１．２０２，２０３の出力の状態を表わし、これは
命令デコーダ３からキー人力判定部４に出力があるとき
は以下に述べる各アドレスステートの状態に対応する。
２０１．２０２，２０３の出力の状態を表わし、これは
命令デコーダ３からキー人力判定部４に出力があるとき
は以下に述べる各アドレスステートの状態に対応する。
第４図は本実施例の動作の既略を示すフロチャートであ
り図中Ａ、Ｎｏは第３図に於けるアドレスＮｏを表わし
ている。
り図中Ａ、Ｎｏは第３図に於けるアドレスＮｏを表わし
ている。
全演算装置に電源が入れられるか又は演算が終了してい
る状態で演算装置がスタート状態にあるときを図中ＳＴ
として表わしている。
る状態で演算装置がスタート状態にあるときを図中ＳＴ
として表わしている。
この状態から演算装置はキー信号が入力されたか否かの
判定に入るが電子式卓上計算機等に使用されるキーは機
械的振動によるチャックリングが数１０ ｍ ｓ存在す
る。
判定に入るが電子式卓上計算機等に使用されるキーは機
械的振動によるチャックリングが数１０ ｍ ｓ存在す
る。
この不安定な状態をさけるために図中ＷＡＩＴとして示
されている期間キーの判定開始時間を遅らせている。
されている期間キーの判定開始時間を遅らせている。
このためには例えばこの種の演算装置に通常組込まれて
いるカウンタ等がある一定の数をカウントするまである
アドレスを循環させるとか又はアドレスの進行を止める
等の方法によりこの動作を遂行することが可能である。
いるカウンタ等がある一定の数をカウントするまである
アドレスを循環させるとか又はアドレスの進行を止める
等の方法によりこの動作を遂行することが可能である。
この待ち時間が終了した時点で演算装置はアドレス％０
０になったとする。
０になったとする。
このときＲＯＭＩからキー人力判定部４にキー判定命令
を出しキー人力判定部４でキー共通入力線に１〜に３の
信号の有無を判定する。
を出しキー人力判定部４でキー共通入力線に１〜に３の
信号の有無を判定する。
今アドレスＮα００で、フリップフロップ１０１〜１０
６の出力Ａ６〜Ａ１が全て０であるのでゲ゛−１−２０
１の出力だけが１″となりアドレスステー１−ＡＳ ｌ
の状態となる。
６の出力Ａ６〜Ａ１が全て０であるのでゲ゛−１−２０
１の出力だけが１″となりアドレスステー１−ＡＳ ｌ
の状態となる。
これによってキー共通入力線の端子に１に接続されてい
る小数点キー・及び０，１，２・・・から成る数値キー
の信号の有無が判定される。
る小数点キー・及び０，１，２・・・から成る数値キー
の信号の有無が判定される。
即ち端子に１が゛１パか°゛０″かの判定がなされる。
前記キーがどれも押されていない場合（Ｋｌ＼１）は第
４図に示すアドレスＮＯ，ＯＯにおいてＮＯの判断がな
されアドレスＮαは０２に進み前と同様にしてキー共通
入力線に２に接続されているＣＬ、ＣＩ、ＥＸ・・・キ
ーの操作の有無を判定する。
４図に示すアドレスＮＯ，ＯＯにおいてＮＯの判断がな
されアドレスＮαは０２に進み前と同様にしてキー共通
入力線に２に接続されているＣＬ、ＣＩ、ＥＸ・・・キ
ーの操作の有無を判定する。
前記アドレスＮα００に於いてキー共通入力線の端子に
、に信号がある場合はに１の判定が１″となりＹＥＳの
判断がなされ第４図に示す如く次に実行されるアドレス
Ｎαは０１となる。
、に信号がある場合はに１の判定が１″となりＹＥＳの
判断がなされ第４図に示す如く次に実行されるアドレス
Ｎαは０１となる。
アドレスＭ０１に於ける命＋ｕ ＣＪ Ｎ１はアドレス
ＮＣＬＮ１への無条件ジャンプを示している。
ＮＣＬＮ１への無条件ジャンプを示している。
アドレスＮαＮ１ から実行される命令はキー共通入力
線に接続されているキーにより実行される機能を遂行す
る。
線に接続されているキーにより実行される機能を遂行す
る。
このアドレス変更はキー人力判定部４の出力信号により
アドレス修飾回路５が活性化されることにより行なわれ
る。
アドレス修飾回路５が活性化されることにより行なわれ
る。
キー共通入力線の端子に１からのキー人力がなくアドレ
ス猶が０２へと進められた場合は、アドレスＮＣ１，Ｏ
Ｏの場合と同様にＲＯＭ１からのキー判定信号によりキ
ー共通人力線の端子に２に接続されているキーの操作の
有無の判定がなされ、端子に２上にキー信号がある場合
にアドレスＮ（１０３へ進みしかるべき動作に入る端子
に２にキー信号がない場合にはＮＯの判断が下されアド
レスＮα０４に進みキー共通入力線の端子に３の判定に
入り今度はに３に接続されているキーに関し同様な判定
が繰返される。
ス猶が０２へと進められた場合は、アドレスＮＣ１，Ｏ
Ｏの場合と同様にＲＯＭ１からのキー判定信号によりキ
ー共通人力線の端子に２に接続されているキーの操作の
有無の判定がなされ、端子に２上にキー信号がある場合
にアドレスＮ（１０３へ進みしかるべき動作に入る端子
に２にキー信号がない場合にはＮＯの判断が下されアド
レスＮα０４に進みキー共通入力線の端子に３の判定に
入り今度はに３に接続されているキーに関し同様な判定
が繰返される。
説明の便宜上アドレスＮＯ，０１，０２の状態をアドレ
スステート１、アドレスＮｏ、０２，０３の状態をアド
レスステート２、アドレスＮａ０４，０５の状態をアド
レスステート３と名づけると第３図から明らかな様にア
ドレスステート１はアドレスＭ１０．１１、アドレスス
テート２はアドレスＮα１２．１３、アドレスステート
３はアドレスＮα１４．１５でも行なわれるものである
から従って各端子に１．に２．に３のキー信号の有無の
判定が繰返し行なわれる。
スステート１、アドレスＮｏ、０２，０３の状態をアド
レスステート２、アドレスＮａ０４，０５の状態をアド
レスステート３と名づけると第３図から明らかな様にア
ドレスステート１はアドレスＭ１０．１１、アドレスス
テート２はアドレスＮα１２．１３、アドレスステート
３はアドレスＮα１４．１５でも行なわれるものである
から従って各端子に１．に２．に３のキー信号の有無の
判定が繰返し行なわれる。
このように本発明によれば実行中のアドレスを保持する
アドレスカウンタ８の出力を利用してゲート２０１〜２
０３を制御し、キー人力信号を時分割的に検出するよう
にしたから第１図で説明したキーアドレス制御部１０と
フリップフロップ２０．２１，２２が不要となり回路構
成を簡素化できる。
アドレスカウンタ８の出力を利用してゲート２０１〜２
０３を制御し、キー人力信号を時分割的に検出するよう
にしたから第１図で説明したキーアドレス制御部１０と
フリップフロップ２０．２１，２２が不要となり回路構
成を簡素化できる。
然もキーの入力総数、種類、機能等を増す場合でも単に
ゲート２０１〜２０３と３０１〜３０３の数を増すだけ
でよく、このゲー１−２０１〜２０３と３０１〜３０３
とアドレスカウンタ８の出力との組合せによってアドレ
スステート内のアドレスステップ数及びアドレスステー
トの繰返し周期を任意に選択することができキーの増加
に伴なう回路の複雑化を軽減することができ、従って集
積回路の設計が容易にできる利点を有する。
ゲート２０１〜２０３と３０１〜３０３の数を増すだけ
でよく、このゲー１−２０１〜２０３と３０１〜３０３
とアドレスカウンタ８の出力との組合せによってアドレ
スステート内のアドレスステップ数及びアドレスステー
トの繰返し周期を任意に選択することができキーの増加
に伴なう回路の複雑化を軽減することができ、従って集
積回路の設計が容易にできる利点を有する。
尚上述の説明ではアドレスカウンタ８は命令ステップ毎
に１カウントするようにしたが、この発明は必ずしもこ
の必要はなくＦｔＯＭｌの出力によって直接アドレス指
定するようにした場合にも適用することができる。
に１カウントするようにしたが、この発明は必ずしもこ
の必要はなくＦｔＯＭｌの出力によって直接アドレス指
定するようにした場合にも適用することができる。
第１図は従来の説明に供する系統図、第２図はこの発明
の一実施例を示す系統図、第３図はこの発明の詳細な説
明に供する各部の出力コードを現わす表、第４図は同様
にこの発明の詳細な説明に供するフローチャートである
。 １：ＲＯＭ、２ニアドレス部、３：命令デコーダ、４：
キー人力判定部、５ニアドレス修飾部、６：キーボード
、７：ゲート回路群、８：アドレスカウンタ。
の一実施例を示す系統図、第３図はこの発明の詳細な説
明に供する各部の出力コードを現わす表、第４図は同様
にこの発明の詳細な説明に供するフローチャートである
。 １：ＲＯＭ、２ニアドレス部、３：命令デコーダ、４：
キー人力判定部、５ニアドレス修飾部、６：キーボード
、７：ゲート回路群、８：アドレスカウンタ。
Claims (1)
- １ アドレスカウンタにより命令が制御されている演算
制御装置において、アドレスカウンタの少くとも連続す
る２ステップ以上を１組とするアドレスステートをキー
共通入力線の入力線数に対応する個数以上設けると共に
各アドレスステートの信号出力を各キー共通入力線の入
力ゲートに印加し、上記各アドレスステートにおいて最
初のステップをキー共通入力線の信号の有無の判定命令
ステップとし、後続するステップをアドレススキップの
為の命令ステップとし、上記アドレスステートをキー共
通入力線の数、あるいはキー共通入力線の数取上アドレ
スカウンタの上記１組のアドレスステップ数に対応した
離間したカウントステップ毎に順次実行していくように
して成るキー人力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49130277A JPS5818647B2 (ja) | 1974-11-12 | 1974-11-12 | キ−ニユウリヨクセイギヨソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49130277A JPS5818647B2 (ja) | 1974-11-12 | 1974-11-12 | キ−ニユウリヨクセイギヨソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5156126A JPS5156126A (ja) | 1976-05-17 |
| JPS5818647B2 true JPS5818647B2 (ja) | 1983-04-14 |
Family
ID=15030447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49130277A Expired JPS5818647B2 (ja) | 1974-11-12 | 1974-11-12 | キ−ニユウリヨクセイギヨソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818647B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329026A (en) * | 1976-08-30 | 1978-03-17 | Sharp Corp | Key input device |
| JPS55169741U (ja) * | 1980-05-26 | 1980-12-05 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066118A (ja) * | 1973-10-11 | 1975-06-04 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061126U (ja) * | 1973-10-08 | 1975-06-05 |
-
1974
- 1974-11-12 JP JP49130277A patent/JPS5818647B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066118A (ja) * | 1973-10-11 | 1975-06-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5156126A (ja) | 1976-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181942A (en) | Program branching method and apparatus | |
| JPS6361691B2 (ja) | ||
| US4459660A (en) | Microcomputer with automatic refresh of on-chip dynamic RAM transparent to CPU | |
| US4435763A (en) | Multiprogrammable input/output circuitry | |
| US4434465A (en) | Shared microinstruction states in control ROM addressing for a microcoded single chip microcomputer | |
| US4432052A (en) | Microcomputer device using dispatch addressing of control ROM | |
| JPS5818647B2 (ja) | キ−ニユウリヨクセイギヨソウチ | |
| US4428047A (en) | Addressing a control ROM in a microcoded single-chip microcomputer using the output signals of the control ROM | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JP2000284962A (ja) | マイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS58109937A (ja) | グレ−ド可変コンピユ−タ | |
| CA1202727A (en) | Microcomputer variable duty cycle signal generator | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| WO1998044408A1 (fr) | Micro-ordinateur et equipement electronique | |
| KR920002660B1 (ko) | 블럭모드 인스트럭션 수행장치 및 방법 | |
| SU435527A1 (ru) | Процессор для контроля цифровых схем | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS5921068B2 (ja) | プログラムステツプ算出方式 | |
| JPH0659921A (ja) | マイクロコンピュータ | |
| JPS6028013B2 (ja) | マイクロプログラム制御装置 | |
| JPS62293432A (ja) | 情報処理装置 | |
| JPH08305564A (ja) | マイクロコンピュータ | |
| JPS60207187A (ja) | デ−タ表示装置 |