JPS5914005A - マイクロコンピユ−タによるシ−ケンス制御方式 - Google Patents
マイクロコンピユ−タによるシ−ケンス制御方式Info
- Publication number
- JPS5914005A JPS5914005A JP12204782A JP12204782A JPS5914005A JP S5914005 A JPS5914005 A JP S5914005A JP 12204782 A JP12204782 A JP 12204782A JP 12204782 A JP12204782 A JP 12204782A JP S5914005 A JPS5914005 A JP S5914005A
- Authority
- JP
- Japan
- Prior art keywords
- state
- input
- sequence
- output
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000000063 preceeding effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1169—Activating output if input changes, transition input and output not yet on
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータによるシーケンス制御に
係シ、その制御方式に関する。
係シ、その制御方式に関する。
計装システムに適用されるマイクロコンピュータの主機
能はDDCとシーケンス制御に代表される。DDCにお
ける制御ループの構築、及びシーケンス制御におけるシ
ーケンス制御回路の構築をユーザーに開放するため各社
告様の方式を採用している。シーケンス制御においては
、一般に市販されているPLO(プログラマブル、ロジ
ックコントローラ)をマイクロコンピュータの中にソフ
トウェアで論理的に実現させ、一般のPLOと同様に取
扱える方式を採用している。但し一般のPLCと大きく
異なる点は一般のPLCがシーケンス制御専用の装置で
あるのに対し、プロセス制御用のマイクロロンピユータ
によるシーケンス制御はシーケンス制御の他にDDCあ
るいはロギング等の機能を備えている点にある。すなわ
ち管理プログラムの管理のもとてシーケンス制御用のプ
ログラムが1タスクとして動作することになる。
能はDDCとシーケンス制御に代表される。DDCにお
ける制御ループの構築、及びシーケンス制御におけるシ
ーケンス制御回路の構築をユーザーに開放するため各社
告様の方式を採用している。シーケンス制御においては
、一般に市販されているPLO(プログラマブル、ロジ
ックコントローラ)をマイクロコンピュータの中にソフ
トウェアで論理的に実現させ、一般のPLOと同様に取
扱える方式を採用している。但し一般のPLCと大きく
異なる点は一般のPLCがシーケンス制御専用の装置で
あるのに対し、プロセス制御用のマイクロロンピユータ
によるシーケンス制御はシーケンス制御の他にDDCあ
るいはロギング等の機能を備えている点にある。すなわ
ち管理プログラムの管理のもとてシーケンス制御用のプ
ログラムが1タスクとして動作することになる。
したがってシーケンス制御に割当てられる処理時間が限
定されることになり、コンピュータの負荷率が問題とな
る。またシーケンス制御とDDC。
定されることになり、コンピュータの負荷率が問題とな
る。またシーケンス制御とDDC。
ロギング等が密接に関連をもつところから必然的に信号
の立上がシ、立下がシをとらえるワンショット回路が必
要となってくる。ワンショット回路は1出力当#)1個
のタイマを必要となるなどシーケンス回路を構築する上
で大きな問題点であった。
の立上がシ、立下がシをとらえるワンショット回路が必
要となってくる。ワンショット回路は1出力当#)1個
のタイマを必要となるなどシーケンス回路を構築する上
で大きな問題点であった。
本発明はこれらの問題点を解決する一方式を提供するも
のである。マイクロコンピュータにおけるシーケンス制
御の一般的な構成を第1図に示す。まず入力信号は入力
インタフェイス回路1を介してメモリ上に取込まれ、ソ
フトウェアの論理的な端子3を形成する。またシーケン
ス制御演算を行った結果はメモリ上に設けられたソフト
ウェアの論理的な端子4にセットされ、出力インタフェ
イス回路2を介して出力される。すなわちシーケンス演
算回路5はソフトウェアの論理的な端子に対しシーケン
ス制御を行っている。これは論理的な端子すなわちメモ
リ上の信号をアクセスする時間にる時間が1?いためで
ある。すなわち図に示すように1度メモリへ信号を取込
み、シーケンス演算ではメモリ上の信号を使用するのが
一般的である。シーケンス演算回路5はプログラムされ
たシーケンス回路に従ってシーケンス演算を実行するも
のである。また従来の方式では信号の立上が択及び立下
がりを検出するワンショット回路をつくる場合、第2図
に示すような論理回路を作成しなければならない。
のである。マイクロコンピュータにおけるシーケンス制
御の一般的な構成を第1図に示す。まず入力信号は入力
インタフェイス回路1を介してメモリ上に取込まれ、ソ
フトウェアの論理的な端子3を形成する。またシーケン
ス制御演算を行った結果はメモリ上に設けられたソフト
ウェアの論理的な端子4にセットされ、出力インタフェ
イス回路2を介して出力される。すなわちシーケンス演
算回路5はソフトウェアの論理的な端子に対しシーケン
ス制御を行っている。これは論理的な端子すなわちメモ
リ上の信号をアクセスする時間にる時間が1?いためで
ある。すなわち図に示すように1度メモリへ信号を取込
み、シーケンス演算ではメモリ上の信号を使用するのが
一般的である。シーケンス演算回路5はプログラムされ
たシーケンス回路に従ってシーケンス演算を実行するも
のである。また従来の方式では信号の立上が択及び立下
がりを検出するワンショット回路をつくる場合、第2図
に示すような論理回路を作成しなければならない。
本発明の制御方式を第3図に示す。第1図と同一記号は
同一のものである。図に示すように入力端子3に対し、
前回の状態を記憶する入力サブ端子6、及び出力端子4
に対し、前回の状態を記憶する出力サブ端子7を備えて
いるうそれぞれのナプ端子に例えばMOOL、N0OL
からの一連のアドレスを与え、シーケンス制御回路のプ
ログラムにおいて同γドレスを参照することによυ、第
4図に示すようにワンショット回路を簡単につくれるこ
とがわかる。また前回の入出力状態が同端子に記憶され
ているからして、今回の入出力状態と比較し、変化があ
るときに限シ、シーケンス制御演算を実行させればよい
。すなわち入出力信号に変化がないときシーケンス制御
演算を行わせても前回の演算結果と同一の結果しか得ら
れないことからみて入出力信号に変化があったときに限
シ、シーケンス制御演算をさせればよいことになる。
同一のものである。図に示すように入力端子3に対し、
前回の状態を記憶する入力サブ端子6、及び出力端子4
に対し、前回の状態を記憶する出力サブ端子7を備えて
いるうそれぞれのナプ端子に例えばMOOL、N0OL
からの一連のアドレスを与え、シーケンス制御回路のプ
ログラムにおいて同γドレスを参照することによυ、第
4図に示すようにワンショット回路を簡単につくれるこ
とがわかる。また前回の入出力状態が同端子に記憶され
ているからして、今回の入出力状態と比較し、変化があ
るときに限シ、シーケンス制御演算を実行させればよい
。すなわち入出力信号に変化がないときシーケンス制御
演算を行わせても前回の演算結果と同一の結果しか得ら
れないことからみて入出力信号に変化があったときに限
シ、シーケンス制御演算をさせればよいことになる。
第5図に従来の処理フローを、また第6図に本発明の処
理フローを示す。図で明らかなように、入出力信号の変
化を検出する処理を入出力信号を待避する処理を追加す
るだけで実現可能となる。
理フローを示す。図で明らかなように、入出力信号の変
化を検出する処理を入出力信号を待避する処理を追加す
るだけで実現可能となる。
また入出力のナブ端子は入出力点数をそれぞれ、100
0点あると仮定してもマイクロコンピュータが16ビツ
トマシンであれば63語程度のエリアを確保すればよい
ことがわかる。このように簡単な実行手段でコンピュー
タの負荷率を低減させ更にワンショット回路の作成を簡
単に行うことが可能となる。
0点あると仮定してもマイクロコンピュータが16ビツ
トマシンであれば63語程度のエリアを確保すればよい
ことがわかる。このように簡単な実行手段でコンピュー
タの負荷率を低減させ更にワンショット回路の作成を簡
単に行うことが可能となる。
本発明の効果として
1、コンピュータの負荷率を低減させることができた。
2、ワンショット回路の作成が簡単に行えるようになっ
た。
た。
第1図は従来のシーケンス制御を示すブロック図、第2
図は従来のワンショット回路の構成図、第3図は本発明
の一実施例のシーケンス制御を示すブロック図、第4図
は本発明によるワンショット回路の構成図、第5図は従
来の処理フロー図、第6図は本発明の処理フロー図であ
る。 1・・・入力インターフェイス回路、2・・・出力イン
ク第1区 (bン 第3図 第4図
図は従来のワンショット回路の構成図、第3図は本発明
の一実施例のシーケンス制御を示すブロック図、第4図
は本発明によるワンショット回路の構成図、第5図は従
来の処理フロー図、第6図は本発明の処理フロー図であ
る。 1・・・入力インターフェイス回路、2・・・出力イン
ク第1区 (bン 第3図 第4図
Claims (1)
- 1、前回取込んだ入力信号の状態を記憶するサブの入力
端子と前回出力した出力信号の状態を記憶するサブの出
力端子を設け、入出力端子の状態とサブの入出力端子の
状態とを比較し、変化があるときに限如、シーケンス演
算を実行させることによ如、コンピュータの負荷率の低
減を計装、更にシーケンス演算のプログラムにおいて入
出力端子と同様にサブの入出力端子にもアドレスを与え
、同アドレスの指定を可能とすることによシ信号の立上
がり、又は信号の立下がシを検出するワンショット回路
を簡単にプログラムできるようにしたことを特徴とする
マイクロコンピュータによるシーケンス制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12204782A JPS5914005A (ja) | 1982-07-15 | 1982-07-15 | マイクロコンピユ−タによるシ−ケンス制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12204782A JPS5914005A (ja) | 1982-07-15 | 1982-07-15 | マイクロコンピユ−タによるシ−ケンス制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5914005A true JPS5914005A (ja) | 1984-01-24 |
Family
ID=14826288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12204782A Pending JPS5914005A (ja) | 1982-07-15 | 1982-07-15 | マイクロコンピユ−タによるシ−ケンス制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5914005A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61110205A (ja) * | 1984-11-05 | 1986-05-28 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
JPS6346507A (ja) * | 1986-08-14 | 1988-02-27 | Mitsubishi Electric Corp | 高速演算処理装置 |
JPS63233303A (ja) * | 1987-03-20 | 1988-09-29 | Rhythm Watch Co Ltd | 寸法・位置検出装置 |
US6664844B1 (en) | 1997-09-19 | 2003-12-16 | Nokia Corporation | Temperature compensation in electronic devices |
-
1982
- 1982-07-15 JP JP12204782A patent/JPS5914005A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61110205A (ja) * | 1984-11-05 | 1986-05-28 | Mitsubishi Electric Corp | プログラマブルコントロ−ラ |
JPS6346507A (ja) * | 1986-08-14 | 1988-02-27 | Mitsubishi Electric Corp | 高速演算処理装置 |
JPS63233303A (ja) * | 1987-03-20 | 1988-09-29 | Rhythm Watch Co Ltd | 寸法・位置検出装置 |
US6664844B1 (en) | 1997-09-19 | 2003-12-16 | Nokia Corporation | Temperature compensation in electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1077151A (en) | Plural-sequence control system | |
JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
US4907190A (en) | Computer control system and method for effecting sequence controls and servo-controls | |
JPS63311402A (ja) | Plc装置 | |
JPH01140350A (ja) | マイクロコンピュータのプログラム暴走検出回路 | |
JPH03105503A (ja) | プログラマブルコントローラ | |
JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
JPS60241104A (ja) | デイジタル制御装置の演算方法 | |
JPH01201762A (ja) | マイクロコンピュータ | |
JPS6398010A (ja) | マイクロコンピユ−タの電源投入時とリセツト時の区別方法 | |
JPH01250127A (ja) | データ入力方法 | |
JPS61151745A (ja) | 割込処理方式 | |
JPH04180134A (ja) | 疑似エラー発生方式 | |
JPS6227830A (ja) | 割込み制御方式 | |
JPS61134852A (ja) | マイクロコンピユ−タ | |
JPH03130832A (ja) | 割込み制御装置 | |
JPH02103613A (ja) | マイクロコンピュータ | |
JPS61118844A (ja) | マイクロコンピユ−タ装置 | |
JPS6349802A (ja) | プログラマブルコントロ−ラ | |
JPS5819905A (ja) | シ−ケンスコントロ−ラの計数装置 | |
JPS6031662A (ja) | アドレス制御回路 | |
JPS6226549A (ja) | メモリ回路 | |
JPH0264828A (ja) | アドレストレース回路 | |
JPS6367604A (ja) | プロセス信号の変換装置 | |
JPH05233026A (ja) | マイクロコンピュータ回路 |