JPS6349802A - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は各種制御を行う場合に、対象物の様々な状態
を示す入力信号に基づいて、予め設定されたプログラム
を実行して前記対象物を制御する信号を出力する演算処
理回路を備えたプログラマブルコントローラ（以下ＰＣ
という）に係り、特に入力信号の変化に対する応答速度
の速いＰＣに関する。

〔従来の技術〕

近年、工場の無人化、自動化のためＰＣが多用されつつ
ある。ＰＣの基本的構成としては、第２図に示すように
、演算処理回路としてのＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒ
ｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）　　１に、入力インター
フェース２．出力インターフェース３．読み書き可能な
ＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒ
ｙ）　４　、　ユーザープログラムメモリ５．システム
プログラムメモリ６、および、システムコンソール７が
＋Ｉａされたものが一般的である。

まず、ＰＣを使用する者は使用目的に合致したプログラ
ムを作成し、これをシステムコンソール７によって、ユ
ーザープログラムメモリ５に記憶しておく。制御対象か
らの入力信号が入力インターフェース２を通じてＣＰＵ
Ｉに伝達されると、ＣＰＵＩはシステムプログラムメモ
リ６に記憶されたアルゴリズムに従って、ユーザープロ
グラムメモリ５のプログラムを解読して、入力信号に対
応した出力信号を作成する。この出力信号は出力インタ
ーフェース３を通じて外部機器に伝達され、制御対象を
制御する。

ＰＣの入力信号と出力信号との関係を定めるプログラム
の方式として、従来からリレーラダー回路方式（リレー
回路シミュレーション方式およびテーブルルックアップ
方式を包含する概念）と工程歩進方式の２つの方式がよ
く用いられている。

リレーラダー回路方式とは、前後の制御動作に拘わらず
一定の入力信号が伝達されると、その入力信号に応じた
出力信号を外部に伝達する方式である。工程歩進方式と
は各工程毎に入力信号に従って一定の制御を行い、規定
された入出力条件が満たされると次の工程に進む方式で
ある。

ところが、これら２つの方式には以下の問題点がある。

リレーラダー回路方式には、ＣＰＵ　１（第２図参照）
が各入力信号を−通り検査し順次演算処理するため、応
答速度はどうしても遅くなるという問題点がある。すな
わち、すべての入力信号を読み取った後、予め記憶して
いるプログラムに従って演算処理を行って制御出力を求
め、次にこの制御出力を出力回路へ伝達するという一連
の処理を繰り返し行うためである。それゆえ、入力信号
が変化してもその変化に応じて出力回路の出力信号が変
化するまでに、前述の一連の処理を行うのに要する時間
分の遅延が生じる。また、前述の一連の処理を行うのに
要する時間よりも短い時間幅の入力信号の変化が発生し
た際には、この変化を検出できないことがあるという問
題点もある。

一方、工程歩進方式では、ある工程において規定の入力
信号が伝達された場合には、それに対応した出力信号の
伝達に要する応答速度は比較的速い。しかし、工程毎の
演算処理動作は基本的には前記リレーラダー回路方式と
同一であるので、応答速度を総体的に上げることには限
界がある。

これら問題点を解決するために、特開昭６１−１１０２
０５号公報に開示されている技術がある。この技術に係
るｐｃは、第３図に示すように、制御対象の状態を検出
する状態検出手段から出力される状態信号を記憶する状
態信号記憶手段９と、この状態信号記憶手段９に入力さ
れる現在状態信号ａと状態信号記憶手段９に記憶されて
いる過去状態信号すとを比較し、この比較結果を処理し
てＣＰＵ１に割り込み信号Ｃを出力する信号変化処理手
段８を備えている。

このような構成であるので、信号変化処理手段８により
、状態信号記憶手段９に記憶されている過去状態信号す
と現在状態信号ａが比較されて、制御対象の各種の状態
の変化、すなわち、入力信号の変化の発生が検出され、
さらに検出されたこの入力信号の変化に関する制御演算
処理の要否や優先度が判定され、この判定結果に基づき
ＣＰＵ１に割り込み信号Ｃが出力される。ＣＰＵ１はこ
の割り込み信号Ｃに基づき、プログラムの信号変化の処
理の最小単位のうち、各信号変化に対応して予め設定さ
れたものを選択して実行する。したがって入力信号の変
化が発生すると、それを即時に検出することができると
いう効果がもたらされる。

〔発明が解決しようとする問題点〕

ところが、この技術では入力信号の変化を検出するため
に、過去状態信号ａを記憶しておく状態信号記憶手段９
を設けねばならず、ＰＣの回路構成が複雑化するという
問題点がある。この問題点は、ＰＣの小型化の要求が強
まりつつある昨今においては看過し得ないものとなる。

この発明は上記問題点に鑑みてなされたものであり、回
路構成が簡単でかつ入力信号の変化に対する応答速度の
速いｐｃの提供を目的とする。

〔問題点を解決するための手段〕

上記問題点を解決し、この目的を達成するだめの具体的
手段は、制御対象からの信号を入力する入力回路と、こ
の入力回路の出力信号を入力し予め設定されたプログラ
ムを実行して前記制御対象を制御する信号を出力する演
算処理回路を有するプログラマブルコントローラにおい
て、前記入力回路の出力信号を入力しこの出力信号の立
ち上がりまたは立ち下がりに応じて信号を出力するフリ
ップフロップと、このフリップフロップの動作を許可ま
たは禁止するフリップフロップ制御回路と、前記フリッ
プフロップの出力信号を入力して前記演算処理回路に割
り込み信号を出力する割り込み制御回路を具備したこと
である。

〔作　　用〕

この発明は前述のような手段を採ったので、次のような
作用がもたらされる。制御対象からの信号に変化が生じ
ると、入力回路はこの信号変化をフリップフロップ（以
下ＦＦという）に伝達する。

この際、ＦＦがＦＦ制御回路からの動作許可信号を受け
て待機状態にあると、ＦＦは前記信号変化の立ち上がり
または立ち下がりに応じて動作し、出力信号を割り込み
制御回路に伝達する。割り込み制御回路はＦＦの出力信
号を入力すると、演算処理回路に割り込み信号を出力す
る。演算処理回路はこの割り込み信号を入力して、処理
中の演算を一時中断する。そして、どのＦＦからの出力
信号が割り込み信号の原因であるかを検査し、信号変化
を生じた制御対象を特定する。この後この制御対象に対
して、予め設定されている処理プログラムに基づいて必
要な処理を行う。

また、制御対象からの信号変化の中には、その変化に対
して即時に応答する必要がないものがある。これら制御
対象に対しては、対応するＦＦに動作禁止信号がＦＦ制
御回路から出力され、ＦＦは前記制御対象からの信号変
化による入力回路の出力信号を入力しても動作しない。

〔実　施　例〕

この発明を、以下１実施例に基づいて詳細に説明する。

なお、従来例と同一部分は同一記号を付しその説明を簡
略化する。

第１図に示すように、制御′Ｂ対象からの信号は端子１
０を経て入力回路１１に入力される。入力回路１１の出
力信号は極性切換回路１２に伝達される。極性切換回路
１２は切換信号発生回路１３に接続され、入力回路１１
の出力信号の極性を選択的に切り換えている。すなわち
、切換信号発生回路１３は各々の入力信号処理部１７の
入力回路１１の出力信号の極性を極性切換回路１２によ
り個別に切り換え、所望の極性の入力信号を得るように
している。極性切換回路１２の出力信号は、後段のＦＦ
１４のＣＫ　（クロック）端子に伝達される。ＦＦ１４
のＲ（リセット）端子およびＤ（データ）端子にはＦＦ
ＩＩＩＦＦ制御回路１５れており、ＦＦ１４の動作を許
可または禁止する信号を出力する。ＦＦ１４の出力側に
は割り込み制御回路１６が接続され、極性切換回路１２
の出力信号の立ち上がりまたは立ち下がりに応じて、Ｆ
Ｆ１４は出力信号を割り込み制御回路１６に伝達する。

割り込み制御回路１６の出力信号は、演算処理回路であ
るＣＰＵＩに伝達される。第１図において、入力回路１
１．極性切換回路１２、およびＦＦ１４から形成される
入力信号処理部１７が３段設けられている。

この実施例の動作について以下説明する。各々の入力信
号処理部１７の入力信号は極性切換回路１２により、所
望の極性に設定されているとする。例えば制御対象によ
り、正常状態にある時と異常状態にある時とで入力回路
１１の出力信号の極性が切り換わるようにしておけば、
正常状態から異常状態に移行した際にＦＦ１４に異常状
態を示す出力信号が入力される。この信号を受けてＦＦ
１４は割り込み制御回路１６に出力信号を伝達し、割り
込み制御回路１６はＣＰＵＩに割り込み信号を伝達する
。

ＣＰＵＩはこの割り込み信号を受けると、通常の演算処
理動作を一時中断して、割り込み原因となった制御対象
の信号変化を特定する。そしてこの特定された信号変化
に対して、予め設定された割り込み信号処理プログラム
に基づいて、上記異常状態の処理を行う。

また、ＦＦ１４はＦＦ制御回路１５から動作許可信号あ
るいは動作禁止信号を入力する。したがって制御対象の
ある動作が完了し、この動作に関して入力信号の接受が
不要になった時には、ＦＦ制御回路１５から動作禁止信
号がＦＦ１４に伝達される。

さすれば、操作ミス等により誤入力信号が入力信号処理
部１７に伝達されても、その信号を無視し得る。

この実施例においては入力信号処理部１７の設置数は３
段であったが、この段数は制御目的により任意の数を自
由に選定すれば良い。また、制御対象からの出力信号は
入力回路１１を経由して、極性切換回路１２のみに入力
されるのではなく、通常の入力インターフェースを通し
てＣＰＵＩが読み取れるような回路構成にしても良い。

さすれば、前述したような高速応答が必要な処理のみで
なく、ＣＰＵＩが行っている通常の演算処理を１つの回
路ですることができる。

〔発明の効果〕

以上の説明から明らかなように、この発明は、制御対象
からの信号を入力する入力回路と、この入力回路の出力
信号を入力し予め設定されたプロダラムを実行して前記
制御対象を制御する信号を出力する演算処理回路を有す
るＰＣ（プログラマブルコントローラ）において、前記
入力回路の出力信号を入力しこの出力信号の立ち上がり
または立ち下がりに応じて信号を出力するＦＦ（フリッ
プフロップ）と、こＯＦＦの動作を許可または禁止する
ＦＦ制御回路と、前記ＦＦの出力信号を入力して前記演
算処理回路に割り込み信号を出力する割り込み制御回路
を具備したので、制御対象からの入力信号に変化が生じ
た際に、その信号変化の立ち上がりまたは立ち下がりを
ＦＦで捕捉することができ、それゆえ即時に演算処理回
路にその変化を伝達することができる。したがって異常
状態の検出が即座にでき、制御対象の損傷、自動機械の
破損等を防止することができる。また、ＰＣの回路構成
を複雑化することなく、この効果を達成することができ
る。

【図面の簡単な説明】

第１図はこの発明に係るＰＣ（プログラマブルコントロ
ーラ）の１実施例のブロック図、第２図はｐｃの基本的
構成のブロック図、第３図は従来例のブロック図である
。 １・・・ＣＰＵ　（演算処理回路）、１１・・・入力回
路、１２・・・極性切換回路、１３・・・切換信号発生
回路、１４・・・ＦＦ（フリップフロップ）、１５・・
・ＦＦ制御回路（フリップフロップ制御回路）、１６・
・・割り込み制御回路。 特許出願人　　リード電機株式会社 第１図 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）制御対象からの信号を入力する入力回路と、この
   入力回路の出力信号を入力し予め設定されたプログラム
   を実行して前記制御対象を制御する信号を出力する演算
   処理回路を有するプログラマブルコントローラにおいて
   、 前記入力回路の出力信号を入力しこの出力信号の立ち上
   がりまたは立ち下がりに応じて信号を出力するフリップ
   フロップと、 このフリップフロップの動作を許可または禁止するフリ
   ップフロップ制御回路と、 前記フリップフロップの出力信号を入力して前記演算処
   理回路に割り込み信号を出力する割り込み制御回路を具
   備することを特徴とするプログラマブルコントローラ。
2. （２）入力回路の出力信号の極性を切り換える極性切換
   回路がフリップフロップの前段に設けられている特許請
   求の範囲第１項記載のプログラマブルコントローラ。