JPH02183303A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH02183303A JPH02183303A JP253189A JP253189A JPH02183303A JP H02183303 A JPH02183303 A JP H02183303A JP 253189 A JP253189 A JP 253189A JP 253189 A JP253189 A JP 253189A JP H02183303 A JPH02183303 A JP H02183303A
- Authority
- JP
- Japan
- Prior art keywords
- program
- executed
- clock
- processing circuit
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラに関し、特にリア
ルタイム制御を要求する機械装置を制御するのに好適な
プログラマブルコントローラに関する。
ルタイム制御を要求する機械装置を制御するのに好適な
プログラマブルコントローラに関する。
第３図は従来のプログラマブルコントローラの要部を示
している。図において１はクロック発生回路であって、
周期Ｔ１のクロックＣＬＫＩ及び周期Ｔ２ （Ｔ２ ＞
ＴＩ ）のクロックＣＬＫ２を発し、これらのクロッ
クは割込処理回路２に入力され、前者は第１プログラム
実行回路２１に、後者は第２プログラム実行回路２２に
与えられる。
している。図において１はクロック発生回路であって、
周期Ｔ１のクロックＣＬＫＩ及び周期Ｔ２ （Ｔ２ ＞
ＴＩ ）のクロックＣＬＫ２を発し、これらのクロッ
クは割込処理回路２に入力され、前者は第１プログラム
実行回路２１に、後者は第２プログラム実行回路２２に
与えられる。
割込処理回路２においてはクロックＣＬＫＩ、ＣＬＫ２
夫々が入力される都度、割込処理プログラムが起動され
、第１プログラム実行回路２１．第２プログラム実行回
路２２の夫々において割込処理にて第１プログラム、第
２プログラムが各実行される。
夫々が入力される都度、割込処理プログラムが起動され
、第１プログラム実行回路２１．第２プログラム実行回
路２２の夫々において割込処理にて第１プログラム、第
２プログラムが各実行される。
従来のプログラマブルコントローラは以上の如く動作す
るものであるので、即時応答が望まれる、同一レベル以
下の他の割込信号が制御対象より発生してもプログラム
が割込処理中であれば実行が待たされ、リアルタイム制
御が不可能であるという問題点があった。
るものであるので、即時応答が望まれる、同一レベル以
下の他の割込信号が制御対象より発生してもプログラム
が割込処理中であれば実行が待たされ、リアルタイム制
御が不可能であるという問題点があった。
本発明は斯かる問題点を解決するためになされたもので
あり、他の割込信号が発生するとその時点で処理できる
ようにしたプログラマプルコントローラを提供すること
を目的とする。
あり、他の割込信号が発生するとその時点で処理できる
ようにしたプログラマプルコントローラを提供すること
を目的とする。
本発明のプログラマブルコントローラは、一定周期のク
ロックを割込信号として所定信号を出力する割込処理回
路、この出力を受けるとそれを消失させる手段及び前記
クロックの複数の周期に亘って一つのプログラムを複数
に分割して実行する手段を備えている。
ロックを割込信号として所定信号を出力する割込処理回
路、この出力を受けるとそれを消失させる手段及び前記
クロックの複数の周期に亘って一つのプログラムを複数
に分割して実行する手段を備えている。
前記クロックによる割込を最も実行レベルが低いものと
しておく。このクロックが与えられた時点でプログラム
を実行することとするがら、他の割込信号が与えられた
場合にはその割込処理が実行可能となる。これによりリ
アルタイムでの実行が可能である。
しておく。このクロックが与えられた時点でプログラム
を実行することとするがら、他の割込信号が与えられた
場合にはその割込処理が実行可能となる。これによりリ
アルタイムでの実行が可能である。
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
第１図は本発明のプログラマブルコントローラの要部を
示すブロック図であり、クロック発生回路ｌが発する周
期ＴのクロックＣＬＫは割込処理回路２へ割込信号とし
て与えられ、割込処理回路２はそれを受けるとフリップ
・フロップ２ｏをセットし、割込処理を終了する。フリ
ップ・フロップ２゜の状態はプログラム処理回路７によ
って常時監視する。即ちプログラム処理回路７は第２図
に示すようにフリップ・フロップ２０がセットされると
（ｓｌ）、フリップ・フロップ２０へこれをリセットす
べき信号を発し、また第１プログラムを実行する（ｓ２
）。
示すブロック図であり、クロック発生回路ｌが発する周
期ＴのクロックＣＬＫは割込処理回路２へ割込信号とし
て与えられ、割込処理回路２はそれを受けるとフリップ
・フロップ２ｏをセットし、割込処理を終了する。フリ
ップ・フロップ２゜の状態はプログラム処理回路７によ
って常時監視する。即ちプログラム処理回路７は第２図
に示すようにフリップ・フロップ２０がセットされると
（ｓｌ）、フリップ・フロップ２０へこれをリセットす
べき信号を発し、また第１プログラムを実行する（ｓ２
）。
次に第２プログラムをＣ分割してなる部分プログラムの
第１番目を実行する（ｓ３）。次にこの部分プログラム
の番号を計数するカウンタの内容Ｎを＋１して（Ｓ４）
次順に備える。そしてＮ＝Ｃであるが否かを調べ（Ｓ５
）、Ｎ≠Ｃであれば３１〜ｓ５を反復実行する。つまり
再度フリップ・フロップの状態監視を行うステップＳ１
からの実行となる。そしてＮ＝ＣとなったところでＮ＝
１に戻す（ｓ６）。
第１番目を実行する（ｓ３）。次にこの部分プログラム
の番号を計数するカウンタの内容Ｎを＋１して（Ｓ４）
次順に備える。そしてＮ＝Ｃであるが否かを調べ（Ｓ５
）、Ｎ≠Ｃであれば３１〜ｓ５を反復実行する。つまり
再度フリップ・フロップの状態監視を行うステップＳ１
からの実行となる。そしてＮ＝ＣとなったところでＮ＝
１に戻す（ｓ６）。
このような処理によればクロックＣＬＫの周期Ｔごとに
Ｓ１〜Ｓ５の処理が実行され、つまり第１プログラムが
実行され、これをＣ回実行することで第２プログラムの
全体が実行されることになる。
Ｓ１〜Ｓ５の処理が実行され、つまり第１プログラムが
実行され、これをＣ回実行することで第２プログラムの
全体が実行されることになる。
この間において外部から割込信号が割込処理回路２に与
えられると、割込処理回路２ばそれをプログラム処理回
路７へ与える。プログラム処理回路７はこの割込に対応
するプログラムを実行する。
えられると、割込処理回路２ばそれをプログラム処理回
路７へ与える。プログラム処理回路７はこの割込に対応
するプログラムを実行する。
この実行の間、第１．第２プログラムの実行が待たされ
ることば勿論である。
ることば勿論である。
なお以上の実施例では２種類のクロックのプログラム（
第１プログラム・・・Ｔ、第２プログラム・・・ＣＸＴ
）が同時的に実行レベルの低いレベルにて実行処理され
ることになる。３種類以上のプログラムについても同様
に実行することが可能である。
第１プログラム・・・Ｔ、第２プログラム・・・ＣＸＴ
）が同時的に実行レベルの低いレベルにて実行処理され
ることになる。３種類以上のプログラムについても同様
に実行することが可能である。
以上のように本発明によれば、複数の異なったクロック
周期にてプログラム処理が夫々実行可能となるのである
。そして実行レベルを低くすることにより、即時応答の
必要があるプロセス等からの割込信号に対しても即時に
実行処理が可能でありリアルタイム制御が可能なプログ
ラマブルコントローラが実現できる。
周期にてプログラム処理が夫々実行可能となるのである
。そして実行レベルを低くすることにより、即時応答の
必要があるプロセス等からの割込信号に対しても即時に
実行処理が可能でありリアルタイム制御が可能なプログ
ラマブルコントローラが実現できる。
第１図は本発明のプログラマブルコントローラの要部の
ブロック図、第２図はプログラム処理回路の処理手順を
示すフローチャート、第３図は従来のプログラマブルコ
ントローラの要部のブロック図である。 １・・・クロック発生回路 ２・・・割込処理回路７
・・・プログラム処理回路 ２０・・・フリップ・フロップ なお、図中、同一符号は同一、又は相当部分を示す。
ブロック図、第２図はプログラム処理回路の処理手順を
示すフローチャート、第３図は従来のプログラマブルコ
ントローラの要部のブロック図である。 １・・・クロック発生回路 ２・・・割込処理回路７
・・・プログラム処理回路 ２０・・・フリップ・フロップ なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）一定周期のクロックを発生するクロック発生回路
と、前記クロックを割込信号として受付けて所定信号を
出力する割込処理回路と、該割込処理回路の前記出力を
受けた場合にこの前記信号を消失させる手段と、前記ク
ロックの複数の周期に亘って一つのプログラムを複数に
分割して実行する手段とを具備することを特徴とするプ
ログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002531A JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002531A JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183303A true JPH02183303A (ja) | 1990-07-17 |
| JP2631541B2 JP2631541B2 (ja) | 1997-07-16 |
Family
ID=11531965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002531A Expired - Fee Related JP2631541B2 (ja) | 1989-01-09 | 1989-01-09 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2631541B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212904A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 電気サ−ボ装置の速度制御装置 |
| JPS6037003A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
| JPS62210511A (ja) * | 1986-03-11 | 1987-09-16 | Fanuc Ltd | プログラマブルコントロ−ラのシ−ケンス・プログラムの実行方法 |
| JPS6349802A (ja) * | 1986-08-19 | 1988-03-02 | Keyence Corp | プログラマブルコントロ−ラ |
-
1989
- 1989-01-09 JP JP1002531A patent/JP2631541B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212904A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | 電気サ−ボ装置の速度制御装置 |
| JPS6037003A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 |
| JPS62210511A (ja) * | 1986-03-11 | 1987-09-16 | Fanuc Ltd | プログラマブルコントロ−ラのシ−ケンス・プログラムの実行方法 |
| JPS6349802A (ja) * | 1986-08-19 | 1988-03-02 | Keyence Corp | プログラマブルコントロ−ラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2631541B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183303A (ja) | プログラマブルコントローラ | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JP2002006944A (ja) | 制御機能付き表示器 | |
| JPH0239334A (ja) | データ処理装置、計測方法及び制御方法 | |
| JP3137025B2 (ja) | データ処理システムの暴走検出方法 | |
| TWI681338B (zh) | 計時裝置及其運作方法 | |
| JPH06259115A (ja) | プログラマブルコントローラ | |
| JP4620880B2 (ja) | 半導体装置、及びデータ転送方法 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH02311916A (ja) | 待ち時間管理装置 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS58181388A (ja) | 遠方監視制御装置のプログラム管理方法 | |
| JP2770377B2 (ja) | ウォッチドッグタイマ | |
| JPH0580089A (ja) | タイマ装置 | |
| JPS61143868A (ja) | 多重化プロセス制御装置 | |
| JPS6250904A (ja) | 実行周期管理法 | |
| JPS62175840A (ja) | マルチレベル・ウオツチドツグ・タイマ−方式 | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JPH1165624A (ja) | プログラマブルコントローラ | |
| JPH0580174B2 (ja) | ||
| JPH0289139A (ja) | 論理シミュレーション方法 | |
| JPH02192315A (ja) | パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |