KR0167646B1

KR0167646B1 - 중앙처리장치의 선택장치

Info

Publication number: KR0167646B1
Application number: KR1019950047986A
Authority: KR
Inventors: 이병재
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-08
Filing date: 1995-12-08
Publication date: 1999-01-15
Also published as: KR970049240A

Abstract

중앙 처리 장치의 선택 장치에 관한 것으로서, 프로세서로부터 제어 대상에 관한 제어 데이터를 입력받아 제어 대상의 동작을 제어하는 신호를 출력하는 칩셋과; 제어 대상에 관한 제어 데이터를 출력하며, 상기 칩셋으로부터 제어 데이터를 입력받고, 그 데이터를 처리하는 중앙 처리 장치와; 상기 중앙 처리 장치의 해당 제어 핀과 상기 칩셋의 해당 제어 핀을 설정 상태로 연결시키는 3 상태 버퍼부와; 내부에 프로그램된 규칙대로 신호를 출력하여 상기 3 상태 버퍼부의 동작 상태를 제어하는 프로그램어블 로직부와; 상기 프로그램어블 로직부로 제어 신호를 출력하여, 인가되는 제어 신호를 프로그램된 상태로 조합하여 상기 프로그램어블 로직부의 출력 신호의 상태를 제어하는 점퍼 스위치부로 이루어져, 많은 수의 점퍼 스위치를 조작할 필요없이 단지 3개의 스위치 조작만으로 8종류의 중앙 처리 장치의 장착 동작을 실행할 수 있으며, 점퍼 스위치가 차지하는 공간을 줄일 수 있으므로 공간 효율을 높일 수 있는 효과가 발생한다.

Description

중앙 처리 장치의 선택 장치

제1도는 종래의 중앙 처리 장치 선택 스위치의 구성도.

제2도는 종래의 중앙 처리 장치의 종류별 스위치 설정표.

제3도는 종래의 중앙 처리 장치의 선택 스위치의 구성도.

제4도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 회로도.

제5도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 스위치 설정표.

제6도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 스위치 구성도.

* 도면의 주요부분에 대한 부호의 설명

50 : 칩셋 60 : 중앙 처리 장치

90 : PAL

이 발명은 중앙 처리 장치의 선택 장치에 관한 것으로서, 더욱 상세하게 말하자면, 중앙 처리 장치는 제조 회사마다 다른 핀 배열을 많은 점퍼 스위치를 이용하여 선택하던 것을 3개의 스위치 조작으로 선택하여, 불편하던 중앙 처리 장치의 선택을 보다 쉽게 조작할 수 있게 하는 중앙 처리 장치의 선택 장치에 관한 것이다.

컴퓨터 시스템의 보드 제작사에서 제품이 출하되면, 대개가 중앙 처리 장치는 장착되어 있지 않은 상태이다.

최근에는 기술 집약적이며, 부가 가치가 높은 제품의 선호와, 기술의 발달로 인하여 일반, 사무용 컴퓨터 시스템의 핵심 부품인 중앙 처리 장치를 여러 곳에서 생산하게 되었다.

따라서, 소비자의 요구에 따라 원하는 중앙 처리 장치를 별도로 장착한다.

컴퓨터 시스템의 중앙 처리 장치나 그 외의 부품을 연결하고 고정하는 보드(BOARD)도 각 회사별로 핀 배열이 다른 중앙 처리 장치를 수용할 수 있도록, 각 보드 생산 업체들은 여러 종류의 중앙 처리 장치가 수용 가능하게 보드를 생산한다.

이하, 첨부된 도면을 참조로 하여 종래의 중앙 처리 장치의 선택 장치에 대하여 설명한다.

제1도는 종래의 중앙 처리 장치의 선택 스위치의 구성도이고, 제2도는 종래의 중앙 처리 장치의 종류별 스위치 설정표이고, 제3도는 종래의 중앙 처리 장치의 선택 스위치의 구성도이다.

제1도에 도시되어 있는 바와 같이, 종래의 중앙 처리 장치 선택 스위치의 구성은, 프로세서(PROCESSOR)로부터 제어 대상에 관한 제어 데이터를 입력받아, 제어 대상의 동작을 제어하는 신호를 출력하는 하나의 칩(CHIP)으로 되어 있는 칩셋(CHIP SET, 10)과; 제어 대상의 동작에 관한 제어 데이터를 출력하며, 상기 칩셋(10)으로부터 제어 데이터를 입력받고, 그 데이터를 처리(PROCESS)하는 중앙 처리 장치(20)와; 상기 중앙 처리 장치(20)의 제어 핀을 칩셋(10)과 연결시키기 위한 점퍼 스위치(JUMP SWITCH)부(30)로 이루어진다.

제1도에 도시한 바와 같이, 상기 점퍼 스위치부(30)는 여러개의 노브(1-8)를 각각 갖고 있는 다수개의 스위치(SW1-SW3)로 이루어진다.

이와같은 구성을 갖고 있는 종래의 중앙 처리 장치(20)의 선택 장치의 동작은 다음과 같다.

각 업체에서 생산된 중앙 처리 장치(20)는 각각의 핀 배열이 다르므로, 보드(도시않됨)에서 인터페이스 부분을 장착시켜 각 중앙 처리 장치(20)가 동작할 수 있도록 핀의 연결 상태를 조작한다.

제2도에 도시되어 있는 바와 같이, 각 중앙 처리 장치(20)의 종류에 따라 점퍼 스위치부(30)의 각 스위치(SW1-SW3)의 노브(1-8) 상태를 변화시킨다.

제3도에 도시한 바와 같이, 각 스위치(SW1-SW3)의 노브(1-8) 상태는 온/오프 작동되는 스위치로, 온/오프 상태에 따라 연결 단자 사이의 연결 상태가 변화한다.

즉, 각 중앙 처리 장치(20)의 종류에 따라 중앙 처리 장치(20)와 칩셋(10)과의 상호 데이터 교환을 위해, 칩셋(10)의 각 해당 핀과 중앙 처리 장치(20)의 각 해당 핀을 설정된 상태로 연결해야 한다.

종래의 연결 방법은 점퍼 스위치부(30)의 스위치(SW1-SW3)의 각 노브(1-8)의 온/오프 상태를 각 중앙 처리 장치(20)의 종류에 따라 제2도에 도시되어 있는 상태로 변화시켜, 칩셋(10)과 중앙 처리 장치(20)의 연결 상태를 변화시킨다.

예를 들면, 486DX/DX2의 중앙 처리 장치(20)를 칩셋(10)과 연결하기 위해, 점퍼 스위치부(30)의 스위치(SW1-SW3)의 각 노브(1-8)의 조작 상태는 제2도에 도시된 바와 같이 24개의 노브 상태를 제어한다.

즉, 스위치(SW1)의 1번에서 8번까지의 노브 상태는 순차적으로 ON(온), OFF(오프), OFF, OFF, OFF, OFF, OFF,

스위치(SW2)의 1번에서 8번까지의 노브 상태는 순차적으로 ON, OFF, ON, ON, OFF, OFF, OFF, OFF

또한 스위치(SW3)의 1번에서 8번까지의 노브 상태는 순차적으로 OFF, OFF, OFF, OFF, OFF, OFF, OFF, OFF

상태를 유지하여 486DX/DX2의 중앙 처리 장치(20)와 보드의 칩셋(10)의 연결 상태를 유지해야 정상적인 동작이 가능하다.

제2도에 도시된 것과 같은, 각 중앙 처리 장치(20)의 종류에 따른 점퍼 스위치부(30)의 스위치(SW1-SW3)의 각 노브(1-8)의 온/오프 정보는 각 보드 회사에서 제공된다.

그러나, 상기한 종래의 기술은 다수개의 스위치(SW1-SW3)의 각 노브(1-8)를 설정 상태로 조작하여 중앙 처리 장치(20)의 종류에 따라 칩셋(10)과의 연결 상태를 변경 할 경우, 장착되는 중앙 처리 장치(20)의 종류가 교체될 때마다 많은 스위치(SW1-SW3)의 각 노브(1-8) 상태를 변경해야 하므로, 사용하기가 복잡하며 스위치(SW1-SW3)의 각 노브(1-8) 상태를 변경하기가 매우 불편하여, 일반 사용자가 중앙 처리 장치(20)를 업그레이드(upgrade)할 경우에는 많은 불편함과 어려움이 발생한다.

따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 간단한 조작으로 중앙 처리 장치와 칩셋의 연결 동작을 실행할 수 있는 중앙 처리 장치의 선택 장치를 제공하기 위한 것이다.

이러한 목적을 달성하기 위하여 이 발명의 구성은, 프로세서로부터 제어 대상에 관한 제어 데이터를 입력받아 제어 대상의 동작을 제어하는 신호를 출력하는 칩셋과; 제어 대상에 관한 제어 데이터를 출력하며, 상기 칩셋으로부터 제어 데이터를 입력받고, 그 데이터를 처리하는 중앙 처리 장치와; 상기 중앙 처리 장치의 해당 제어 핀과 상기 칩셋의 해당 제어 핀을 설정 상태로 연결시키는 3상태 버퍼부와; 내부에 프로그램된 규칙대로 신호를 출력하여 상기 3상태 버퍼부의 동작 상태를 제어하는 프로그램어블 로직부(PROGRAMMABLE ARRAY LOGIC 이하, PAL이라 침함)과; 상기 프로그램어블 로직부로 제어 신호를 출력하여, 인가되는 제어 신호를 프로그램된 상태로 조합하여 상기 프로그램어블 로직부의 출력 신호의 상태를 제어하는 점퍼 스위치부로 이루어져 있다.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.

제4도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 회로도이고, 제5도는 이 발명의 실시예에 따른 중앙 처리 장치의 선택 스위치 설정표이고, 제6도는 이 발명의 실시에에 따른 중앙 처리 장치의 선택 스위치 구성도이다.

제4도에 도시한 바와 같이, 이 발명의 실시예에 따른 중앙 처리 장치의 선택 회로의 구성은, 프로세서로부터 제어 대상에 관한 제어 데이터를 입력받아 제어 대상의 동작을 제어하는 신호를 출력하는 하나의 칩으로 되어 있는 칩셋(50)과; 제어 대상의 동작에 관한 제어 데이터를 출력하며, 상기 칩셋(50)으로부터 제어 데이터를 입력받고, 그 데이터를 처리하는 중앙 처리 장치(60)와; 상기 중앙 처리 장치(60)의 제어 핀을 칩셋(50)과 연결시켜 동작할 수 있게 하는 스위치 역할을 하는 3상태 버퍼(90)와; 내부에 프로그램된 상태로 신호를 조합하여 해당 상태의 신호를 출력하여 상기 3상태 버퍼(90)의 동작 상태를 제어하는 PAL(70)과, 상기 PAL(70)로 조건을 부여하여 프로그램된 상태로 PAL(70)이 동작할 수 있도록 하는 점퍼 스위치(80)로 이루어진다.

제4도에 도시한 바와 같이, 상기 PAL(70)은 제1 내지 제3 PAL(U1-U3)로 이루어져 있고, 점퍼 스위치(80)는 다수개의 노브(S0-S2)로 이루어지며, 3상태 버퍼(90)는 제6도에 도시한 것과 같은 구조를 갖는 다수개의 3상태 버퍼로 이루어진다.

상기한 구성에 의한, 이 발명의 실시에에 따른 작용은 다음과 같다.

중앙 처리 장치(60)를 보드에 장착하여 동작시키기 위해서는 보드 내부의 회로들과 중앙 처리 장치(60)의 회로가 올바르게 연결되어야 하므로, 중앙 처리 장치(60)와 보드 내부의 회로들을 연결시키기 위한 인터페이스 장치가 필요하다.

본 발명에서는 3상태 버퍼(90)를 이용하여 보드 내부의 컨트롤러인 칩셋(50)과 중앙 처리 장치(60)의 각 해당 제어 핀들과의 연결 상태를 제어한다.

중앙 처리 장치(60)의 핀 배치는 각 회사마다 다르므로, 각 중앙 처리 장치(60)를 제작하는 업체로부터 제공되는 핀 배치 정보를 참고로 한다.

그런 후, 3상태 버퍼(90)의 게이트 단자로 공급되는 신호 상태를 제어하여 3상태 버퍼(90)의 동작을 제어하기 위해, PAL(70)로 인가되는 제어 신호의 상태를 변화시켜 8종류의 중앙 처리 장치(60)를 수용할 수 있게 된다.

3상태 버퍼(90)는 각 게이트 단자로 인가되는 신호 상태가 고레벨인 1일 경우엔 인에이블되어 도통 상태를 유지하고, 저레벨인 0일 경우엔 디스에이블되어 차단 상태가 된다.

상기 PAL(70)의 제1 내지 제3 PAL(U1-U3)에 적용되어, 제1 내지 제3 PAL(U1-U2)의 각 출력 단자(/E0-/E6, /E8-/E15, /E16-/E23)를 통해 출력되는 출력 신호의 상태를 제어하는 PAL 방정식은 다음과 같다.

/E0=/S2/S1/SO+S2S1S0

/E1=/S2S1S0+/S2S1/SO+/S2S1SO+S2/S1/S0+S2/S1SO+S2S1/SO

/E2=/S2/S1S0+/S2S1/SO+/S2S1SO+S2/S1/S0

/E3=/S2/S1S0+/S2S1/SO+/S2S1SO+S2/S1/S0

/E4=S2/S1S0+S2S1/SO

/E5=/S2/S1S0+/S2S1/SO+/S2S1SO+S2/S1/S0

/E6=S2S1S0

/E8=/S2/S1/S0+/S2S1/SO+/S2S1SO+S2/S1/S0+S2S1/SO+S2S1SO

/E9=/S2/S1S0+S2/S1S0

/E10=/S2/S1/S0+/S2S1/SO+S2S1SO+S2/S1/S0+S2S1/SO+S2S1SO

/E11=/S2/S1/S0+/S2S1/SO+/S2S1SO+S2S1/S0+S2S1SO

/E12=S2/S1SO

/E13=S2/S1S0+S2S1/S0

/E14=VCC

/E15=/S2S1/SO+/S2S1S0

/E16=S2/S1/SO+S2S1/S0

/E17=S2/S1SO+S2S1/S0

/E18=S2S1S0

/E19=/S2S1S0

/E20=S2/S1S0+S2S1/S0

/E21=S2/S1S0+S2S1/S0

/E22=/S2S1S0

/E23=/S2S1S0

상기와 같이, 이 발명의 실시예에서 적용되는 PAL 방정식은 스위치로 작동하는 점퍼 스위치(80)의 각 노브(S0-S2)의 상태를 조절한 것으로, PAL 방정식에 의한 PAL(70)의 각 출력 단자(/E0-/E6, /E8-/E23)의 상태가 결정된다. 그로 인해, PAL(70)의 각 출력 단자(/E0-/E6, /E8-/E23)의 신호 상태에 따라 각 출력 단자(/E0-/E6, /E8-/E23)와 연결되어 있는 3상태 버퍼(90)의 다수개의 3상태 버퍼의 게이트 단자로 인가되는 신호 상태가 변화되어 각 해당 3상태 버퍼의 동작 상태가 제어된다.

제5도를 참고로 하여 중앙 처리 장치(60)의 선택 동작을 설명하면 다음과 같다.

예를 들면, AMD486DXLT 즉, AMD사에서 출하되는 중앙 처리 장치(60)를 본 발명이 적용된 보드에 장착시켜 정상적인 동작을 실행할 수 있도록 하기 위해, 점퍼 스위치(80)의 각 노브(S0-S2)의 상태른 S2=OFF, S1=OFF, S0=OFF로 선택하면, PAL(70)의 제1 내지 제3 PAL(U1-U3)의 각 출력 단자의 출력 상태는 다음과 같이 된다.

그로 인해, PAL(70)의 제1 내지 제3 PAL(U1-U3)의 각 출력 단자(/E0-/E6, /E8-/E23)의 신호 상태에 따라 3상 버퍼(90)의 다수개의 3상 버퍼의 동작 상태가 변환되어, 칩셋(50)과 중앙 처리 장치(60)의 연결 상태는 자동으로 설정 상태로 변환되어, 장착된 AM486DXLT의 중앙 처리 장치(60)는 정상적인 동작이 이루어진다.

이상에서 설명한 것과 같이, 본 발명의 회로를 이용하면 많은 수의 점퍼 스위치를 조작할 필요없이 단지 3개의 스위치 조작만으로 8종류의 중앙 처리 장치의 장착 동작을 실행할 수 있으며, 점퍼 스위치가 차지하는 공간을 줄일 수 있으므로 공간 효율을 높일 수 있는 효과가 발생한다.

Claims

프로세서로부터 제어 대상에 관한 제어 데이터를 입력받아 제어 대상의 동작을 제어하는 신호를 출력하는 칩셋과; 제어 대상에 관한 제어 데이터를 출력하며, 상기 칩셋으로부터 제어 데이터를 입력받고, 그 데이터를 처리하는 중앙 처리 장치와; 상기 중앙 처리 장치의 해당 제어 핀과 상기 칩셋의 해당 제어 핀을 설정 상태로 연결시키는 3 상태 버퍼부와; 내부에 프로그램된 규칙대로 신호를 출력하여 상기 3 상태 버퍼부의 동작 상태를 제어하는 프로그램어블 로직부와; 상기 프로그램어블 로직부로 제어 신호를 출력하여, 인가되는 제어 신호를 프로그램된 상태로 조합하여 상기 프로그램어블 로직부의 출력 신호의 상태를 제어하는 점퍼 스위치부로 이루어지는 것을 특징으로 하는 중앙 처리 장치의 선택 장치.
제1항에 있어서, 상기 3상태 버퍼부는, 게이트 단자로 인가되는 신호가 0일 때 ON이 되고, 1일 때 OFF가 되는 것을 특징으로 하는 중앙 처리 장치의 선택 장치.