JPH07168735A - スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法 - Google Patents

スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法

Info

Publication number
JPH07168735A
JPH07168735A JP5316295A JP31629593A JPH07168735A JP H07168735 A JPH07168735 A JP H07168735A JP 5316295 A JP5316295 A JP 5316295A JP 31629593 A JP31629593 A JP 31629593A JP H07168735 A JPH07168735 A JP H07168735A
Authority
JP
Japan
Prior art keywords
clock
wiring
scan test
flip
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5316295A
Other languages
English (en)
Inventor
Tetsuro Yoshimoto
哲朗 吉本
Hisato Yoshida
久人 吉田
Masahiro Fukui
正博 福井
Shiroji Shoren
城二 勝連
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5316295A priority Critical patent/JPH07168735A/ja
Publication of JPH07168735A publication Critical patent/JPH07168735A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 スキャンテスト時のクロックスキューをなく
ためのスキャンテスト方法を提供する。 【構成】 LSI119のスキャンテスト時において
は、外部クロック端子であるクロックA端子101に対
してはクロックを与えず、クロックB端子に対してのみ
クロック周波数Bを加え、単一の周波数をLSI119
に与える。この時、スイッチ回路114内のスイッチ1
11をオフとし、スイッチ112とスイッチ113をオ
ンにすることにより、通常動作時には複数種類の周波数
のクロック配線に接続されるフリップフリップ108と
フリップフリップ109などを、同一のクロックB配線
121に切り替えて接続することができる。この時、新
たに発生するクロック配線の負荷増加に対して、ドライ
ブ能力可変回路106内のドライブ能力可変信号105
によりクロック配線ドライブ能力を増加できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はLSIのスキャンテスト
時におけるスキャンテスト方法およびクロックスキュー
補正装置およびクロック配線方法に関する。
【0002】
【従来の技術】近年LSIの故障テストは、プロセスの
微細化、高集積化に伴いますます重要になっており、故
障テストの手段としてフリップフリップをスキャンパス
で結ぶスキャンテストが一般的になっている。例えば
(岩波講座マイクロエレクトロニクス4:VLSIの設計I
I)の第6章にスキャンテストが示されている。
【0003】例えば、図5に示す半導体集積回路では、
LSI513にクロックA端子507とクロックB端子5
08を持ち、通常動作時は複数種類の周波数のクロック
がそれぞれの端子に与えられる。スキャンテスト時に
は、クロックA配線505に繋がっているフリップフロ
ップ502はスキャンパス501の系統であり、クロッ
クB配線506に繋がっているフリップフロップ503
はスキャンパス504の系統であり、このようにそれぞ
れのクロック毎にスキャンパスを設け、独立してスキャ
ンテストを行なっていた。
【0004】また、図6に示す半導体集積回路では、L
SI631にクロックA端子627とクロックB端子62
8を持ち、通常動作時は複数種類の周波数のクロックが
それぞれの端子に与えられる。スキャンテスト時には、
クロックA配線625に繋がっているフリップフロップ
622とクロックB配線626に繋がっているフリップ
フロップ623を同じスキャンパス621の系統で結
び、クロックA端子627とクロックB端子628に同相
のクロックを与えて、すべてのフリップフロップを1本
のスキャンパスでスキャンテストしていた。
【0005】
【発明が解決しようとする課題】しかしながら上記図5
のような構成では、クロックA配線505とクロックB配
線506の2系統のクロックを持つので、スキャンパス
501とスキャンパス504の2系統のスキャンパスを
持つ必要があり、このために必要な外部端子もSI50
9、SO510、SI511、SO512の4端子が必要とな
る。このようにLSI内部に複数種類の周波数のクロッ
ク配線がある場合、それぞれのクロック毎にスキャンパ
スを設けるのでスキャンパスの数が多くなり、外部端子
数や制御回路が増えるという課題があった。
【0006】また、上記図6のような構成では、LSI
631の外部クロック端子であるクロックA端子627
とクロックB端子628に同相のクロックを与えたとし
ても、クロックA配線625とクロックB配線626のク
ロック配線間では、各々のクロック配線長、配線負荷の
違いなどの理由からクロックスキューが生じ、スキャン
テスト時にフリップフロップ622とフリップフロップ
623間でのデータ転送でフリップフリップ623が間
違ったデータをミスラッチしてしまうといった誤動作が
発生するなどの問題があった。
【0007】本発明は上記問題点を鑑み、内部に複数種
類の周波数のクロック配線がある回路のスキャンテスト
時において、通常動作時には複数種類の周波数のクロッ
ク配線に接続される複数のフリップフリップを、同一ク
ロック配線に切り替えて接続し、フリップフリップ間の
データ転送時に問題となるクロックスキューをなくため
のスキャンテスト方法およびクロックスキュー補正装置
およびクロック配線方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明のスキャンテスト方法は、内部に複数種類
の周波数のクロック配線がある回路のスキャンテスト時
において、通常動作時には複数種類の周波数のクロック
配線に接続される複数のフリップフリップを、同一クロ
ック配線に切り替えて接続することを特徴とするもので
ある。
【0009】また、上記問題点を解決するために、本発
明のクロックスキュー補正装置は、スキャンテスト時に
おいて、複数種類の周波数のクロック配線に接続される
複数のフリップフリップを同一クロック配線に切り替え
るスイッチ回路と、前記同一クロック配線を駆動するド
ライブ能力可変回路を有することを特徴とするものであ
る。
【0010】また、上記問題点を解決するために、本発
明のクロック配線方法は、スキャンテスト時に全てのブ
ロックの全てのクロック入力端子が駆動されるように、
クロック配線に必要に応じて配線切替え装置を挿入し、
必要に応じて配線を付加し、スキャンテスト時のクロッ
ク配線の負荷を計算し前記クロックのドライブ能力を最
適化し、通常動作時とスキャンテスト時のクロック配線
時に切替え可能な配線経路を合成するすることを特徴と
する。
【0011】
【作用】本発明のスキャンテスト方法は上記した構成に
よって、内部に複数種類の周波数のクロック配線がある
回路のスキャンテスト時に、通常動作時には複数種類の
周波数のクロック配線に接続される複数のフリップフリ
ップを、スイッチ回路によりすべて同一クロック配線に
切り替えて接続することにより、フリップフリップ間の
データ転送時に問題となるクロックスキューをなくすこ
とができ、スキャンテストを正常に動作させることがで
きる。
【0012】また、本発明のクロックスキュー補正装置
は上記した構成によって、スキャンテスト時において、
複数種類の周波数のクロック配線に接続される複数のフ
リップフリップを同一クロック配線に切り替えることが
でき、前記同一クロック配線の負荷増加に対してドライ
ブ能力増加させることができ、スキャンテストを正常に
動作させることができる。
【0013】また、本発明のクロック配線方法は、上記
した構成により、クロックスキューの少ないスキャンテ
スト回路を自動合成することができる。
【0014】
【実施例】以下本発明の一実施例のスキャンテスト方法
およびクロックスキュー補正装置について、図面を参照
しながら説明する。
【0015】(実施例1)図1は本発明の第1の実施例
におけるクロックスキュー補正装置の概念図である。図
1において、101はクロック周波数A用のクロックA端
子、102はクロック周波数B用のクロックB端子、10
3はクロックドライバA、104はクロックドライバB、
105はドライブ能力可変信号、106はクロックドラ
イバB104とドライブ能力可変信号105を含むドラ
イブ能力可変回路、120はクロックA配線、121は
クロックB配線、107はLSI119内のブロック、
108はクロックA配線120に接続されたフリップフ
リップ、109はクロックB配線121に接続されたフ
リップフリップ、110はフリップフリップ108やフ
リップフリップ109などのフリップフリップを結ぶス
キャンパス、111はクロックA配線120を切り離し
たり接続するためのスイッチ、112はクロックB配線
121を切り離したり接続するためのスイッチ、113
はクロックA配線120とクロックB配線121を切り離
したり接続するためのスイッチ、114はスイッチ11
1とスイッチ112とスイッチ113を含むスイッチ回
路、115はLSI119内のブロック、116はスイ
ッチ回路、117はスキャンパス110のスキャンイ
ン、118はスキャンパス110のスキャンアウトであ
る。
【0016】以上のように構成されたクロックスキュー
補正装置について、以下図1を用いてその動作を説明す
る。
【0017】LSI119が通常動作時、外部クロック
端子であるクロックA端子101からクロック周波数Aが
与えられ、クロックB端子102からクロック周波数Bが
与えられ、2つの複数種類の周波数がLSI119に与
えられている。この時、スイッチ回路114内のスイッ
チ111とスイッチ112をオンしスイッチ113をオ
フにすることにより、LSI119内部のクロックA配
線120をフリップフリップ108に接続し、クロック
B配線121をフリップフリップ109に接続すること
により、ブロック107の通常動作を行なわせることが
できる。
【0018】クロックドライバA103は、クロックA配
線120の配線長やフリップフリップ108などの負荷
によりドライブ能力が決定される。
【0019】同様にクロックドライバB104は、クロ
ックB配線121の配線長やフリップフリップ109な
どの負荷と、スイッチ回路114内のスイッチ111を
オフしスイッチ112とスイッチ113をオンにするこ
とにより発生するクロック配線の負荷増加に対して、ド
ライブ能力可変信号105によりクロック配線ドライブ
能力を増加できる。
【0020】LSI119のスキャンテスト時において
は、外部クロック端子であるクロックA端子101に対
してはクロックを与えず、クロックB端子に対してのみ
クロック周波数Bを加え、単一の周波数をLSI119
に与える。この時、スイッチ回路114内のスイッチ1
11をオフとし、スイッチ112とスイッチ113をオ
ンにすることにより、通常動作時には複数種類の周波数
のクロック配線に接続されるフリップフリップ108と
フリップフリップ109などを、同一のクロックB配線
121に切り替えて接続することできる。この時、新た
に発生するクロック配線の負荷増加に対して、ドライブ
能力可変回路106内のドライブ能力可変信号105に
よりクロック配線ドライブ能力を増加できる。これによ
り、同一クロックB配線121にすべてのフリップフリ
ップを接続するので、フリップフリップ間のデータ転送
時に問題となるクロックスキューをなくすことができ
る。
【0021】以上のように本実施例によれば、スキャン
テスト時において、複数種類の周波数のクロック配線
と、前記クロック配線に接続される複数のフリップフリ
ップと、前記フリップフリップの前記クロック配線を同
一クロック配線に切り替えるスイッチ回路と、前記同一
クロック配線を駆動するドライブ能力可変回路を設ける
ことにより、フリップフリップ間のデータ転送時に問題
となるクロックスキューをなくすことができ、スキャン
テストを正常に動作させることができる。
【0022】なお、本実施例において、ドライブ能力可
変回路106によりクロック配線に対する駆動力を変化
させたが、クロックドライバB104のドライブ能力を
通常動作時から十分大きなドライブ能力をもたせ、スキ
ャンテスト時にドライブ能力を可変させない方法でも同
等の効果が得られる。
【0023】(実施例2)本発明のクロック配線方法の
実施例について、図面を参照しながら説明する。
【0024】図2は、本実施例のフローを示す図であ
る。10はブロック配置処理、11はクロック配線処
理、12はクロック端子選択処理、13はスイッチ挿入
処理/クロック配線付加処理、14はクロックドライブ
能力最適化処理である。
【0025】ブロック配置処理10では、人手あるい
は、従来のブロック配置方法によって、各ブロックをチ
ップ上に配置する。
【0026】次に、クロック配線処理11では、多系統
の各クロックの配線を行なう。次に、クロック端子選択
処理12では、クロック配線処理11で求めた、クロッ
ク配線の内、最も総配線長の長い系統のクロック配線の
端子の集合をテスト用クロック端子として選択する。同
系統のクロック配線をテスト用クロック配線と定義す
る。
【0027】次に、スイッチ挿入処理/クロック配線付
加処理13では、以下の処理を行なう。全てのブロック
Bについて、以下の処理を行なう。
【0028】(A)ブロックBに、テスト用クロックの
端子が存在しない場合は、同ブロックBに仮想端子を設
け、前記仮想端子から前記テスト用クロック配線へ接続
する経路を付加する。処理例を図3に示す。クロック端
子選択処理12において、系統Aのクロック配線をテス
ト用クロック配線として選ばれたとする。21はブロッ
ク、22は系統Aのクロックの端子、23は系統Cのク
ロックの端子、24は系統Aのクロックの仮想端子、2
5はテスト用クロック配線経路である。仮想端子24か
らテスト用クロック配線25への配線は、同クロック配
線のルートからの最長距離がなるべく長くならないよう
にする必要があるため、ルートから前記仮想端子までの
最短経路探索を行ないそれを解とする。
【0029】(B)ブロックBに入ってくるクロックラ
インをすべて、一個のスイッチ回路に接続し、通常動作
時は、本来の系統のクロックに配線され、テスト時に前
記スイッチ回路30に接続する全てのクロック配線が、
前記テスト用クロックに接続するような設定を行なう。
スイッチ回路30を挿入した後の配置配線図を図4に示
す。
【0030】最後に、クロックドライブ能力最適化処理
14において、テスト時のスイッチ状態に基づいた配線
トポロジを負荷とした時に、同配線のクロックスキュー
が制約条件を満足するように、ドライブ能力を決定す
る。
【0031】以上のように本実施例によれば、ブロック
の配置処理と、多系統の系統毎のクロック配線を行なう
クロック配線処理と、スキャンテスト用に用いる系統の
クロック配線に接続する端子をスキャンテスト用クロッ
ク端子として選択するスキャンテスト用クロック端子選
択処理と、前記スキャンテスト用クロック端子選択処理
で選択された前記クロック系統によって、スキャンテス
ト時に全てのブロックの全てのクロック入力端子が駆動
されるように前記クロック配線に必要に応じて配線切替
え装置を挿入するスイッチ挿入処理と、必要に応じて配
線を付加するクロック配線付加処理と、スキャンテスト
時のクロック配線の負荷を計算し前記クロックのドライ
ブ能力を最適化するクロックドライブ能力最適化処理を
備え、通常動作時とスキャンテスト時のクロック配線時
に切替え可能な配線経路を合成するクロック配線方法よ
り、クロックスキューの少ないスキャンテスト回路を自
動合成することができる。
【0032】
【発明の効果】以上のように本発明のスキャンテスト方
法は、内部に複数種類の周波数のクロック配線がある回
路のスキャンテスト時において、通常動作時には複数種
類の周波数のクロック配線に接続される複数のフリップ
フリップを、スイッチ回路によりすべて同一クロック配
線に切り替えて接続することにより、フリップフリップ
間のデータ転送時に問題となるクロックスキューをなく
すことができ、スキャンテストを正常に動作させること
ができる。
【0033】また、本発明のクロックスキュー補正装置
は上記した構成により、スキャンテスト時において、複
数種類の周波数のクロック配線に接続される複数のフリ
ップフリップを同一クロック配線に切り替えることがで
き、前記同一クロック配線の負荷増加に対してドライブ
能力増加させることができ、スキャンテストを正常に動
作させることができる。
【0034】また、本発明のクロック配線方法は、上記
した構成により、クロックスキューの少ないスキャンテ
スト回路を自動合成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるスキャンテスト
方法およびクロックスキュー補正装置の概念図
【図2】本発明の第2の実施例におけるクロック配線方
法のフロー図
【図3】同実施例における処理例を示した図
【図4】同実施例におけるスイッチ回路を挿入した後の
配置配線図
【図5】従来のスキャンテスト方法の概略図
【図6】従来のスキャンテスト方法の概略図
【符号の説明】
106 ドライブ能力可変回路 110 スキャンパス 114 スイッチ回路 10 ブロック配置処理 11 クロック配線処理 12 クロック端子選択処理 13 スイッチ挿入処理/クロック配線付加処理 14 クロックドライブ能力最適化処理
───────────────────────────────────────────────────── フロントページの続き (72)発明者 勝連 城二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】内部に複数種類の周波数のクロック配線が
    ある回路のスキャンテスト時において、通常動作時には
    複数種類の周波数のクロック配線に接続される複数のフ
    リップフリップを、同一クロック配線に切り替えて接続
    することを特徴とするスキャンテスト方法。
  2. 【請求項2】複数種類の周波数のクロック配線と、 前記クロック配線に接続される複数のフリップフリップ
    と、 スキャンテスト時において、前記フリップフリップの前
    記クロック配線を同一クロック配線に切り替えるスイッ
    チ回路と、 同一クロック配線を駆動するドライブ能力可変手段とを
    備えたクロックスキュー補正装置。
  3. 【請求項3】ブロックの配置処理と、 多系統の系統毎のクロック配線を行なうクロック配線処
    理と、 スキャンテスト用に用いる系統のクロック配線に接続す
    る端子をスキャンテスト用クロック端子として選択する
    スキャンテスト用クロック端子選択処理と、 前記スキャンテスト用クロック端子選択処理で選択され
    た前記クロック系統によって、スキャンテスト時に全て
    のブロックの全てのクロック入力端子が駆動されるよう
    に前記クロック配線に必要に応じて配線切替え装置を挿
    入するスイッチ挿入処理と、 必要に応じて配線を付加するクロック配線付加処理と、 スキャンテスト時のクロック配線の負荷を計算し前記ク
    ロックのドライブ能力を最適化するクロックドライブ能
    力最適化処理とを備え、 通常動作時とスキャンテスト時のクロック配線時に切替
    え可能な配線経路を合成するクロック配線方法。
JP5316295A 1993-12-16 1993-12-16 スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法 Pending JPH07168735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5316295A JPH07168735A (ja) 1993-12-16 1993-12-16 スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5316295A JPH07168735A (ja) 1993-12-16 1993-12-16 スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法

Publications (1)

Publication Number Publication Date
JPH07168735A true JPH07168735A (ja) 1995-07-04

Family

ID=18075529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5316295A Pending JPH07168735A (ja) 1993-12-16 1993-12-16 スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法

Country Status (1)

Country Link
JP (1) JPH07168735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914625A (en) * 1997-03-03 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Clock driver circuit and semiconductor integrated circuit device
US5977810A (en) * 1997-03-03 1999-11-02 Mitsubishi Denki Kabushiki Kaisha Clock driver circuit and semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914625A (en) * 1997-03-03 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Clock driver circuit and semiconductor integrated circuit device
US5977810A (en) * 1997-03-03 1999-11-02 Mitsubishi Denki Kabushiki Kaisha Clock driver circuit and semiconductor integrated circuit device
DE19749599C2 (de) * 1997-03-03 2001-08-09 Mitsubishi Electric Corp Takttreiberschaltung und integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen

Similar Documents

Publication Publication Date Title
EP0364925B1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
JPH05121548A (ja) クロツク供給回路及びクロツク供給回路を有する集積回路
EP1179740B1 (en) Boundary scan chain routing
EP0414014B1 (en) Semiconductor device and method of testing the same
US7994806B2 (en) System and method for testing embedded circuits with test islands
JPH07168735A (ja) スキャンテスト方法およびクロックスキュー補正装置およびクロック配線方法
JPH11153650A (ja) 半導体集積回路装置
JPH05233092A (ja) クロック信号分配方法および分配回路
JP2000206182A (ja) プロ―ブカ―ド
JP2004037254A (ja) スキャンテスト装置
JP2633980B2 (ja) デジタル・アナログ混在のlsi
US6104366A (en) Driving device for liquid crystal display with a high yield
JPH0744415A (ja) 半導体集積回路装置
JP2003004808A (ja) 半導体装置および半導体装置のテスト方法
JPH0312570A (ja) 半導体集積回路
JPH05312919A (ja) 半導体集積回路
JP2822724B2 (ja) 論理集積回路
JPH05312920A (ja) 半導体集積回路
JPH0512893A (ja) 半導体集積回路
KR0167646B1 (ko) 중앙처리장치의 선택장치
JPS60245053A (ja) 論理回路の診断方式
JPH07211864A (ja) 回路基板テスト回路内蔵集積回路
JPH11354645A (ja) 半導体集積回路及びその設計方法
JPS62293821A (ja) 論理集積回路
JP2000009800A (ja) スキャンテスト回路およびそれを備えた半導体装置ならびにスキャンテスト方法