KR0157689B1 - 마이크로 프로세서의 상이 신호 자동 선택 회로 - Google Patents

Abstract

인텔社의 i80486SX, i80486DX를 지원하는 IBM PC 호환기종에서 탑재되어 있는 마이크로 프로세서의 종류에 따라 가변되는 신호선을 자동으로 선택할 수 있도록 하여 사용자의 불편함을 해소하기 위한 마이크로 프로세서의 상이 신호 자동 선택 회로를 제공하기 위하여, 제어단자(-A/B)로 입력되는 신호 상태에 따라 입력 신호를 선택적으로 출력하는 멀티 플렉서와; 상기 멀티 플렉서의 출력 단자에 연결되어 있고, 게이트 단자로 입력되는 신호 상태에 따라 동작 상태가 가변되어 멀티 플렉서의 출력 상태를 제어하는 신호 단속 수단과; 상기 멀티 플렉서와 다수개의 신호 단속 수단에 각 해당 단자가 연결되어 있고, 마이크로 프로세서가 탑재될 수 있는 마이크로 프로세서 소켓과; 상기 멀티 플렉서의 제어 단자(-A/B)와 다수개의 신호 단속 수단의 게이트 단자로 입력되는 신호의 상태를 가변시켜 마이크로 프로세서로 입력되는 신호를 단속하는 스위칭 수단으로 이루어져 있다.

Description

마이크로 프로세서의 상이 신호 자동 선택 회로

제1도는 i80486SX/i80486DX에 따른 신호선 연결 블럭도.

제2도는 종래의 칩업 방식에 따른 i80486SX/i80486DX의 신호선 선택 회로의 블럭도.

제3도는 이 발명의 실시예에 따른 i80486SX/i80486DX의 상이 신호 자동 선택 회로의 블럭도.

이 발명은 마이크로 프로세서(micro processor)의 상이 신호 자동 선택 회로에 관한 것으로서, 특히, i80486SX, i80486DX의 마이크로 프로세서를 지원하는 IBM PC(International Business Machine Personal Computer) 호환 기종에서 사용되는 마이크로 프로세서의 종류에 따라 가변되는 신호 단자를 선택할 수 있도록 하는 마이크로 프로세서의 상이 신호 자동 선택 회로에 관한 것이다.

IBM PC 회환기종을 설계, 제작, 판매하는 업체에서는 제작 공정의 효율화 및 다품종 소량 생산을 위한 FMS(Flexible Manufacturing System)에 대응하기 위해 PC를 모듈(module)별로 제작하는 방식이 하나의 추세로 되어 가고 있다.

이러한 제작 방식으로서 PC의 전체 기능을 몇개의 세부 기능으로 구분하여 각 기능을 카드(card)로 제작하는 모듈 디자인 방식과, 마이크로 프로세서 칩만을 교체함으로써 마이크로 프로세서의 기능을 변경할 수 있도록 한 칩업(chip-up) 디자인 방식이 있다.

모듈 디자인 방식의 중앙 처리 장치 카드에는 마이크로 프로세서 뿐만 아니라 롬 바이오스(Read Only Memory Basic Input Output System, ROM BIOS)도 같이 내장되어 있는데, 사용자가 퍼스널 컴퓨터의 마이크로 프로세서의 종류를 변경하고자 할 경우에는 변경하고자 하는 마이크로 프로세서의 종류를 지원할 수 있는 롬 바이오스로 변경을 해주어야 하므로 결국 중앙 처리 장치 카드 전체를 교체해 주어야 하는 단점이 있다.

이러한 단점은 사용자가 마이크로 프로세서 칩만을 교체하기를 원하는 데도 마이크로 프로세서에 관련된 부수적인 회로 소자들까지 모두 교체해주어야 함으로써 마이크로 프로세서 교체에 따른 비용의 증가를 발생시키는 문제점이 있다.

이와 같은 문제점을 제거하기 위해 마이크로 프로세서 칩만을 교체하여 컴퓨터의 마이크로 프로세서 종류를 변경할 수 있는 칩업 디자인 방식이 사용되고 있다.

그러나 상기와 같은 별도의 소켓을 이용하여 사용되는 마이크로 프로세서만을 가변 장착시켜 컴퓨터 시스템의 버젼을 가변시킬 경우, 제1도에 도시된 것처럼 사용되는 마이크로 프로세서의 종류에 따라 사용하는 신호의 종류가 가변된다.

따라서 i80486X(1)를 이용할 경우엔, NMI(Non Maskable Interrupt) 단자로 외부에서 인가되는 NMI 신호가 입력될 수 있도록 한다.

그러나 i80486X(2)를 이용할 경우엔, NMI신호 뿐만 아니라 FERR#(Floating Point Error)와 IGNNE#(Ignore Numeric Error) 신호를 입력받아야 한다.

그러므로 상기와 같이 칩업 방식에 따라 사용되는 마이크로 프로세서의 종류에 따라 사용되는 신호선을 선택하기 위한 종래의 기술을 제2도를 참고로 하여 설명한다.

제2도는 종래의 칩업 방식에 따른 i80486X/i80486DX의 신호선 선택 회로의 블럭도이다.

제2도에 도시된 것처럼 종래에는 해당 마이크로 프로세서에 따라 가변되는 신호를 선택적으로 연결하기 위한 제1 및 제2연결부(11, 12)와, 상기 제1 및 제2연결부(11, 12)와 각 단자가 연결되어 있고 해당 마이크로 프로세서를 선택적으로 탑재할 수 있는 마이크로 프로세서 소켓(20)으로 이루어져 있다.

따라서 상기와 같이 제1 및 제2연결부(11, 12)를 이용하여 마이크로 프로세서 소켓(20)에 장착되는 마이크로 프로세서의 종류에 따라 해당 신호를 선택적으로 연결하기 위한 종래의 방법은, 점퍼 스위치나 컨넥터로 이루어져 있는 제1 및 제2연결부(11, 12)의 연결 상태를 사용자가 일일이 하기 (표 1)과 같이 제어해야 한다.

상기와 같이 사용되는 마이크로 프로세서 소켓(20)에 탑재되는 마이크로 프로세서의 종류에 따라 제1 및 제2연결부(11, 12)의 접속 상태를 가변시켜야 하므로, 사용자의 불편을 초래한다.

그리고 사용되는 마이크로 프로세서의 종류에 맞게 정확한 접속 동작을 실행하지 않을 경우엔, 컴퓨터 시스템의 동작이 정확하게 이루어지지 않으므로 컴퓨터 케이스를 분해한 후, 정확한 상태로 제1 및 제2연결부(11, 12)의 접속 상태를 조정한 후 재조립해야 하는 번거로움이 발생한다.

그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 인텔(Intel)社의 i80486SX, i80486DX를 지원하는 IBM PC 호환기종에서 탑재되어 있는 마이크로 프로세서의 종류에 따라 가변되는 신호선을 자동으로 선택할 수 있도록 하여 사용자의 불편함을 해소하기 위한 마이크로 프로세서의 상이 신호 자동 선택 회로를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 이 발명의 구성은, 제어단자로 입력되는 신호 상태에 따라 입력 신호를 선택적으로 출력하는 멀티 플렉서와; 상기 멀티 플렉서의 출력 단자에 연결되어 있고, 게이트 단자로 입력되는 신호 상태에 따라 동작 상태가 가변되어 멀티 플렉서의 출력 상태를 제어하는 신호 단속 수단과; 상기 멀티 플렉서와 다수개의 신호 단속 수단에 각 해당 단자가 연결되어 있고, 마이크로 프로세서가 탑재될 수 있는 마이크로 프로세서 소켓과; 상기 멀티 플렉서의 제어 단자와 다수개의 신호 단속 수단의 게이트 단자로 입력되는 신호의 상태를 가변시켜 마이크로 프로세서로 입력되는 신호를 단속하는 스위칭 수단으로 이루어져 있다.

이하, 첨부된 도면을 참고로 하여 이 발명의 실시예를 상세히 설명한다.

제3도는 이 발명의 실시예에 따른 i80486SX/i80486DX의 상이 신호 자동 선택 회로의 블럭도이다.

제3도를 참고로 하여 이 발명의 구성을 살펴보면, 제어단자(-A/B)의 신호 상태에 따라 입력 신호를 선택적으로 출력하는 멀티 플렉서(10)와, 상기 멀티 플렉서(10)의 출력 단자(2Y, 3Y)의 출력 단자(2Y, 3Y)에 각각 입력단자가 연결되어 있는 제1 및 제2트리 스테이트 버퍼(21, 22)와, 상기 멀티 플렉서(10)의 출력단자(1Y)와 제1 및 제2트리 스테이트 버퍼(21, 22)의 출력단자에 각 해당 단자가 연결되어 있는 마이크로 프로세서 소켓(30)과, 상기 멀티 플렉서(10)의 제어 단자(-A/B)와 제1 및 제2트리 스테이트 버퍼(21, 22)의 게이트 단자에 일측 단자가 연결되어 있고 타측 단자가 접지되어 있는 스위치(S1)와, 상기 스위치(S1)의 일측 단자에 일측단자가 연결되어 있고 전원(Vcc)에 타측 단자가 연결되어 있는 저항(R41)으로 이루어져 있다.

상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.

먼저, 마이크로 프로세서 소켓(30)에 탑재되어 있는 마이크로 프로세서가 i80486SX일 경우엔, 사용자는 장착되어 있는 스위치(S1)를 온상태로 가변시킨다.

따라서 상기 스위치(S1)의 온 동작에 의해 멀티 플렉서(10)의 제어단자(-A/B)로 저레벨인 L 신호가 입력되고, 제1 및 제2트리 스테이트 버퍼(21, 22)의 게이트 단자로 저레벨인 L 신호가 입력된다.

그러므로 멀티 플렉서(10)의 제어 단자(-A/B)로 입력되는 저레벨인 L 신호에 의해, 멀티 플렉서(10)는 A입력단자가 인에이블 되므로 1A 입력 단자로 입력되는 신호를 출력한다.

그리고 제1 및 제2트리 스테이트 버퍼(21, 22)의 게이트 단자로 입력되는 L 신호에 의해 제1 및 제2트리 스테이트 버퍼(21, 22)의 상태도 인에이블 상태로 가변된다.

따라서 멀티 플렉서(10)의 입력단자(1A)로 입력되는 NMI신호는 제1출력단자(1Y)를 통해 마이크로 프로세서 소켓(30)의 A15 단자로 입력되고, 나머지 단자(B15, C14)에는 아무런 신호도 입력되지 않는다.

상기와 같이 마이크로 프로세서 소켓(30)에 탑재되어 있는 마이크로 프로세서의 종류가 i80486SX일 경우, 동작에 필요한 MNI 신호만이 멀티 플렉서(10)의 제1출력단자(1Y)를 통해 입력되어 정상저인 동작을 수행한다.

그러나 마이크로 프로세서 소켓(30)에 탑재되어 있는 마이크로 프로세서의 종류가 i80486DX일 경우엔, 사용자의 선택 동작에 따라 온/오프 상태가 가변되는 스위치(S1)의 상태는 오프 상태를 유지한다.

상기 스위치(S1)의 오프 동작에 의해 저항(R41)을 거쳐 인가되는 고레벨인 H 상태의 전원(Vcc) 전압이 멀티 플렉서(10)의 제어 단자(-A/B)와, 제1 및 제2트리 스테이트 버퍼(21, 22)의 게이트 단자로 입력된다.

그러므로 상기 멀티 플렉서(10)의 동작 상태는 B 입력단자가 인에이블 되므로, NMI 신호 뿐만 아니라 IGNNR# 신호와 FERR# 신호가 각각 입력되는 입력단자(1B~3B)가 선택된다.

그리고 제1 및 제2트리 스테이트 버퍼(21, 22)의 게이트 단자로 고레벨인 H 신호가 입력되어, 제1 및 제2트리 스테이트 버퍼(21, 22B)의 동작 상태가 인에이블 상태로 가변되므로, 멀티 플렉서(10)는 B입력단자(1B~3B)에서 입력되는 신호가 제1~제3출력단자(1Y~3Y)를 통해 마이크로 프로세서 소켓(30)의 각 단자(A15, B15, C14)로 입력된다.

그러므로 상기와 같이 사용자에 의해 스위치(S1)가 오프 상태를 유지할 때, 마이크로 프로세서 소켓(30)에 탑재되어 있는 i80486DX인 마이크로 프로세서의 동작에 필요한 각 신호(NM1, IGNNE#, FERR#)가 입력되어, 정상적인 마이크로 프로세서의 동작이 이루어질 수 있도록 한다.

따라서, 상기와 같이 마이크로 프로세서 소켓(30)에 탑재되어 있는 마이크로 프로세서의 종류에 따라 스위치(S1)의 온/오프 상태만을 가변시켜, 각 해당 마이크로 프로세서의 종류에 필요한 신호가 입력될 수 있도록 한다.

그러므로 본 발명에서는, 사용되는 마이크로 프로세서의 종류에 따라 가변되는 신호선을 연결하기 위한 번거로운 신호 선택 동작을 없앨 수 있으므로 사용자의 편의를 도모할 수 있고, 사용자의 실수로 신호선을 잘못 결선할 때 발생하는 문제를 방지할 수 있는 효과가 발생한다.

Claims (1)

1. 제어 단자로 입력되는 신호 상태에 따라 입력 신호를 선택적으로 출력하는 멀티 플렉서와; 상기 멀티 플렉서의 출력 단자 중 예정된 단자에 입력 단자가 연결되고, 게이트 단자로 입력되는 신호 상태에 따라 동작 상태가 가변되어 입력되는 신호의 출력 상태를 제어하는 트리 스테이트 버퍼부와; 상기 트리 스테이트 버퍼부가 연결되지 않은 상기 멀티 플렉서의 출력단자와 트리 스테이트 버퍼부의 출력 단자에 입력 단자가 연결되어 있고, 마이크로 프로세서가 탑재될 수 있는 마이크로 프로세서 소켓과; 상기 멀티 플렉서의 제어단자와 트리 스테이트 버퍼부의 게이트 단자로 입력되는 신호의 상태를 가변시켜, 상기 멀티 플렉서의 출력 단자와 마이크로 프로세서 소켓의 입력 단자 상태의 연결 관계를 단속하는 스위칭 수단을 포함하여 이루어져 있는 것을 특징으로 하는 마이크로 프로세서 상이 신호 /자동 선택 회로.