JP2005505052A - 不揮発性メモリのサービス・プロセッサ・アクセス - Google Patents
不揮発性メモリのサービス・プロセッサ・アクセス Download PDFInfo
- Publication number
- JP2005505052A JP2005505052A JP2003533129A JP2003533129A JP2005505052A JP 2005505052 A JP2005505052 A JP 2005505052A JP 2003533129 A JP2003533129 A JP 2003533129A JP 2003533129 A JP2003533129 A JP 2003533129A JP 2005505052 A JP2005505052 A JP 2005505052A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- processor
- bridge controller
- service processor
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
Abstract
【解決手段】サービス・プロセッサは、制御信号をアサートして、第1の不揮発性メモリ(230)または第2の不揮発性メモリ(212)を選択する。第1の不揮発性メモリは第1のブリッジ・コントローラ(204)の後背に配置され、それ以外には、サービス・プロセッサによってアクセスすることが可能である。第2の不揮発性メモリは、第2のブリッジ・コントローラ(202)の後背に配置され、それ以外には、サービス・プロセッサ以外のプロセッサ(206)によってのみアクセスすることが可能である。次いで、サービス・プロセッサは、両方の不揮発性メモリに信号伝達が可能なように結合されたバス(308)を介して、選択された不揮発性メモリにアクセスする。
Description
【0001】
本発明は、一般にファームウェアなどの不揮発性メモリに関し、より詳細にはかかる不揮発性メモリへの、例えばサービス・プロセッサなどによる、アクセスに関する。
【背景技術】
【0002】
現在のコンピュータ・システムは、一般にファームウェアまたはその他の不揮発性メモリを有する。ファームウェアは一般に、電力なしでその内容を保持し、かつ、読出し専用メモリ(ROM)技術、プログラム可能ROM(PROM)技術、消去可能プログラム可能ROM(EPROM)技術、および電気的消去可能プログラム可能ROM(EEPROM)技術を含む、メモリチップの範疇に属する。ファームウェアは、プログラム・コードを保持すると「ハード・ソフトウェア」になる。例えば、一部のコンピュータ・システムでは、ファームウェアは、システムの基本入出力システム(BIOS)を含むことができる。BIOSは、コンピュータ中の1組のルーチンであり、このルーチンは、チップ上に記憶され、オペレーティング・システムとハードウェアの間のインターフェースを実現する。BIOSは、実時間クロックなど、すべての周辺技術および内部サービスをサポートする。
【0003】
カリフォルニア州、サンタクララ市のインテル社(Intel Corp.)によって設計されたチップセット・アーキテクチャに依存するものなど、所与のコンピュータ・システム用のファームウェアまたは他の不揮発性メモリは、このアーキテクチャの2つの異なるブリッジ・コントローラのそれぞれ後背に配置される。ブリッジ・コントローラのうちの一方は、ノースブリッジ・コントローラと一般に呼ばれ、コンピュータ・システムの中央演算処理装置(CPU)と、メモリ、アクセラレーティッド・グラフィックス・ポート(AGP)バス、周辺装置相互接続(PCI)バスなどすべての高速構成要素との間のインターフェースを行う前面側のバス用のコントローラである。他方のブリッジ・コントローラは、一般にサウスブリッジ・コントローラと呼ばれ、PCIバスから端を発しており、ユニバーサル・シリアル・バス(USB)ポート、シリアル・ポート、オーディオ・ポートなどといった、統合デバイス・エレクトロニクス(IDE)とより低速のポートのためのコントローラである。他のインテル・チップセット・アーキテクチャでは、メモリ・コントローラ・ハブ(MHC)がノースブリッジ・コントローラを置きかえ、I/Oコントローラ・ハブ(ICH)がサウスブリッジ・コントローラを置きかえており、これらは同様な機能ではあるが、同一の機能ではない。
【0004】
マルチノード・コンピュータ・システム中には、それぞれそれ自体のチップセット・アーキテクチャやCPUなどを有することが可能ないくつかのノードがあり、これらノード上に処理が分散される。マルチノード・コンピュータ・システムの各ノードには、さらに通常サウスブリッジ・コントローラの後背に配置されるサービス・プロセッサがある。このサービス・プロセッサには、一般にそのノードに対するメンテナンス処理および他のサービス指向のタスクに対する責任がある。
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、現在のチップセット・アーキテクチャに伴う困難な点は、ノードのサービス・プロセッサが、そのノードのサウスブリッジ側に配置されたファームウェアにしかアクセスできないことにある。すなわち、そのノードのノースブリッジ側に配置されるファームウェアには、サービス・プロセッサなどサウスブリッジ・コントローラの後背に配置された構成要素からはアクセスすることができない。これは、サービス・プロセッサがノースブリッジ・コントローラの後背に配置されたファームウェアを保持できないことを意味し、このことは、サービス・プロセッサが、例えばマルチ・ノード・コンピュータ・システム内でと言ったように、かかるメンテナンスに責任があるという状況において問題になる。これらの説明した理由、ならびに他の理由のために、本発明の必要性が存在する。
【課題を解決するための手段】
【0006】
本発明は、サービス・プロセッサによるファームウェア・アクセスなどの不揮発性メモリ・アクセスに関する。本発明の方法では、サービス・プロセッサがコントローラ信号をアサート(論理的に真の状態にすること)して第1の不揮発性メモリ、または第2の不揮発性メモリを選択する。第1の不揮発性メモリは、第1のブリッジ・コントローラの後背に配置され、それ以外には、サービス・プロセッサによってアクセスすることが可能である。第2の不揮発性メモリは、第2のブリッジ・コントローラの後背に配置され、それ以外には、サービス・プロセッサ以外のあるプロセッサによってのみアクセスすることが可能である。次いで、サービス・プロセッサは、両方の不揮発性メモリに信号伝達が可能なように結合されたバスを介して、選択された不揮発性メモリにアクセスする。
【0007】
本発明のシステムは、第1および第2のプロセッサ、第1および第2のブリッジ・コントローラ、第1および第2の不揮発性メモリ、および制御線を含む。第1の不揮発性メモリは、第1のブリッジ・コントローラの後背に配置され、通常は第1のプロセッサからアクセス可能である。第2の不揮発性メモリは、第2のブリッジ・コントローラの後背に配置され、通常は第2のプロセッサからのみアクセス可能である。制御線は、第1のプロセッサから延びており、第1および第2の不揮発性メモリを多重化し、第1のプロセッサがこれらの不揮発性メモリの両方にアクセスできるようになっている。
【0008】
本発明の装置には、コンピュータ読取り可能媒体およびその媒体中の手段が含まれる。この手段は、制御信号をアサートして第1および第2の不揮発性メモリのいずれかから選択された所望の不揮発性メモリにアクセスするためのものである。第1の不揮発性メモリは第1のブリッジ・コントローラの後背に配置され、通常はアクセス可能である。第2の不揮発性メモリは第2のブリッジ・コントローラの後背に配置され、それ以外にはアクセスできない。本発明のその他の機能および利点については、添付図面と併せて本発明の現在好ましい実施形態の以下の詳細な説明から明らかとなろう。
【発明を実施するための最良の形態】
【0009】
[概要]
図1に本発明の好ましい一実施形態による方法100を示す。マルチノード・コンピュータ・システムの、あるノードのサービス・プロセッサは、制御信号をアサートし、所望の不揮発性メモリを選択する(102)。例えば、それぞれがファームウェアである2つの不揮発性メモリが存在する可能性がある。第1の不揮発性メモリは、サウスブリッジ・コントローラなどの第1のブリッジ・コントローラの後背に配置され、それ以外にはサービス・プロセッサからアクセス可能である。第2の不揮発性メモリは、ノースブリッジ・コントローラなどの第2のブリッジ・コントローラの後背に配置され、それ以外にはサービス・プロセッサ以外のプロセッサからアクセス可能である。不揮発性メモリは最初、制御信号がアサートされる制御線を介して多重化されていることが好ましい。サービス・プロセッサは、制御信号の第1の値を制御線上にアサートして第1の不揮発性メモリを選択し、第2の値をアサートして第2の不揮発性メモリを選択する。
【0010】
次いで、サービス・プロセッサは、選択された不揮発性メモリ(104)にアクセスする。例えば、サービス・プロセッサは、この選択された不揮発性メモリを更新し、かつ/または、保持することができる。かかるプロセスには、選択された不揮発性メモリからの読取り、選択された不揮発性メモリへの書込み、またはその両方、のうちのいずれかが含まれる。方法100の機能はさらに、製造された装置のコンピュータ読取り可能媒体中の手段として実装することもできる。例えば、このコンピュータ読取り可能媒体は、記録可能データ記憶媒体であっても、あるいは変調された搬送波信号でもよい。
【0011】
図2に本発明の実施形態を実装することができる一例のコンピュータ・アーキテクチャ200を示す。本発明の実施形態の実装に関連しないアーキテクチャ200の構成要素は図2に示してはいない。このアーキテクチャ200には、ノースブリッジ・コントローラ202およびサウスブリッジ・コントローラ204が含まれる。ノースブリッジ・コントローラ202およびサウスブリッジ・コントローラ204のそれぞれは、アーキテクチャ200の一部の構成要素をアーキテクチャ200の他の構成要素とブリッジするある種のブリッジ・コントローラである。
【0012】
ノースブリッジ・コントローラ202は、ホスト・バス208に信号伝達が可能なように結合され、このホスト・バスにプロセッサ206などの中央演算処理装置(CPU)が、やはり信号伝達が可能なように結合される。ノースブリッジ・コントローラ202はまた、ロー・ピン・カウント(LPC)・バス210に信号伝達が可能なように結合され、このLPCバスにファームウェア212などのファームウェアも信号伝達が可能なように結合される。ファームウェア212は、特にノースブリッジ・コントローラ202に信号伝達が可能なように結合された構成要素からのみアクセスが可能であり、サウスブリッジ・コントローラ204に信号伝達が可能なように結合されたサービス・プロセッサ226などの構成要素からはアクセス不可能であり、本発明の実施形態の利点はない。ファームウェア212は、より一般的にはある種の不揮発性メモリである。
【0013】
サウスブリッジ・コントローラ204は、線224によって示されるようにノースブリッジ・コントローラ202に信号伝達が可能なように結合される。サービス・プロセッサ226もまた、サウスブリッジ・コントローラ204に信号伝達が可能なように結合される。サービス・プロセッサ226は通常、ノースブリッジ・コントローラ202の後背に配置される構成要素にアクセスすることができない。したがって、サービス・プロセッサ226はファームウェア212にアクセスすることができない。サービス・プロセッサ226は、サウスブリッジ・コントローラ204の後背に配置される他の構成要素に通常アクセスすることができる点で、どちらかと言えばサウスブリッジ・コントローラ204の後背またはその側に位置する構成要素と考えられる。サウスブリッジ・コントローラ204は、ノースブリッジ・コントローラ202と同様に、ファームウェア、特にファームウェア230に通常のアクセスができるように、信号伝達が可能なようにロー・ピン・カウント(LPC)・バス、特にLPCバス228に結合される。
【0014】
[ノースブリッジ・コントローラの後背のファームウェアに対するサービス・プロセッサのアクセス]
図3に、サービス・プロセッサ226が、ノースブリッジ・コントローラ202の後背のファームウェア212にアクセスすることが可能な、本発明の実施形態によるコンピュータ・アーキテクチャ300を示す。コンピュータ・アーキテクチャ300は、サービス・プロセッサ226がファームウェア212にアクセスできるようにする追加された構成要素を除いて、図2のコンピュータ・アーキテクチャ200と同じにすることができる。
【0015】
第1のマルチプレクサ302、すなわちMUXが、ファームウェア230とサウスブリッジ・コントローラ204の間のLPCバス228に挿入され、第2のマルチプレクサ304がファームウェア212とノースブリッジ・コントローラ202の間のLPCバス210に挿入される。さらに、別のLPCバス308が第1のマルチプレクサ302と第2のマルチプレクサ304の間に追加される。サービス・プロセッサ226によって制御されるマルチプレクサ制御線306は、マルチプレクサ302および304のそれぞれに結合される。それ以外には、図3のアーキテクチャ300は、図2のアーキテクチャと同じにすることが可能であり、同じ番号の構成要素は、それ以外には重複して説明してはいない。アーキテクチャ300が単一ノードに対するようにマルチノード中で動作する場合、他のノードは、線314に示されるようにノースブリッジ・コントローラ202に信号伝達が可能なように結合されることに留意されたい。
【0016】
サービス・プロセッサ226によってアサートされる制御線306上の制御信号は、2値のうちの一方を有して制御線306が2状態のうちの一方をもつようにすることができる。第1の値がアサートされる場合、制御線306は第1の状態にあり、線310および312によって示されるファームウェア・アクセスが有効になる。すなわち、サービス・プロセッサ226はファームウェア230にアクセスすることができ、一方、プロセッサ206はファームウェア212、ならびにファームウェア230にアクセスすることができる。第2の値がアサートされると、制御線306は第2の状態にあり、線316によって示されるファームウェア・アクセスが有効になる。すなわち、サービス・プロセッサ226はファームウェア212にアクセスすることができるがファームウェア230にはアクセスすることができない。プロセッサ206はファームウェア212とファームウェア230のどちらにもアクセスすることができない。
【0017】
したがって、マルチプレクサ302および304は、制御線306上にアサートされる制御信号値に従って、つまりは制御線306の状態に従って、システムとして一斉に動作する。多重化制御線は、サービス・プロセッサ226によって制御される制御線306である。このようにして、サービス・プロセッサ226は、線310によって示されるように、ファームウェア230にアクセスし、また線316によって示されるようにファームウェア212にアクセスすることができる。
【0018】
[マルチプレクサの特定の実装]
図4に、図3のマルチプレクサ302および304の詳細が提供された、本発明の一実施形態によるコンピュータ・アーキテクチャ400を示す。このコンピュータ・アーキテクチャ400は、それ以外の点では図3のコンピュータ・アーキテクチャ300と同じである。図3の同じ番号の構成要素もまた、それ以外には重複して説明してはいない。
【0019】
マルチプレクサ302は、スイッチ402が位置404に接触する場合にバス228の右側に、あるいはスイッチ402が位置406と接触する場合にバス308に、バス228の左側を接続することが可能なスイッチ402として表される。同様に、マルチプレクサ304は、スイッチ408が位置410に接触する場合にバス210の左側に、あるいはスイッチ408が位置412と接触する場合にバス308に、バス210の右側を接続することが可能なスイッチ408として表される。スイッチ402および408のそれぞれの実装については、電界効果トランジスタ(FET)などのトランジスタを使用することによって、または他の電気的な構成要素を使用することによって、あるいは他の方法で実現することができる。
【0020】
第1の制御信号値が、サービス・プロセッサ226によって制御線306上にアサートされると、スイッチ402は位置404と接触し、スイッチ408は位置410と接触し、線310および312によって示される経路が有効になる。これが、マルチプレクサ302および304のデフォルト状態である。バス228の左側の部分がバス228の右側の部分に接続されるので、これによってサービス・プロセッサ226がファームウェア230にアクセスすることができるようになる。同様にバス210の左側の部分がバス210の右側の部分に接続されるので、プロセッサ206はファームウェア212にアクセスすることができる。
【0021】
しかし、第2の制御信号値がサービス・プロセッサ226によって制御線306上にアサートされると、スイッチ402は位置406と接触し、スイッチ408は位置412と接触する。これが、マルチプレクサ302および304の別の状態である。バス228が、スイッチ402を介してバス308に接続され、バス308がスイッチ408を介してバス210に接続されるので、これによってサービス・プロセッサ226がファームウェア212にアクセスすることができるようになる。この状態では、サービス・プロセッサ226はファームウェア230にアクセスすることができず、プロセッサ206はいずれのファームウェアにもアクセスすることができない。
【0022】
[従来技術に対する利点]
本発明の実施形態には、従来技術より優れた利点がある。本発明では、例え不揮発性メモリのあるものが、サービス・プロセッサが後背に配置されているブリッジ・コントローラとは異なったブリッジ・コントローラの後背にある場合でさえ、サービス・プロセッサなどのプロセッサによるコンピュータ・アーキテクチャのすべての不揮発性メモリに対するアクセスが可能になる。このサービス・プロセッサでは特に、サウスブリッジ・コントローラの後背にあるファームウェアに加えて、ノースブリッジ・コントローラの後背にあるファームウェアにもアクセスすることが可能であり、サービス・プロセッサもがまた後背に配置されているサウスブリッジ・コントローラの後背にあるファームウェアにアクセスできるだけではない。
【0023】
[代替実施形態]
本発明の特定の実施形態について本明細書中に説明の目的で記載してきたが、本発明の趣旨と範囲を逸脱することなく様々な変更を行うことができることが理解されよう。例えば、本発明を、実質的にノースブリッジ・コントローラおよびサウスブリッジ・コントローラを含むブリッジ・コントローラに関して説明してきた。しかし、本発明自体はそのように限定されるものではない。例えば、メモリ・コントローラ・ハブ(MHC)やI/Oコントローラ・ハブ(ICH)などの他のブリッジ・コントローラに本発明を適用することもまた可能である。さらに、本発明を実質的に説明してきたファームウェア以外の他の種類の不揮発性ハードウェアにも、本発明を適用することが可能である。したがって、本発明の保護の範囲は特許請求の範囲およびその等価物によってのみ限定される。
【図面の簡単な説明】
【0024】
【図1】本発明の好ましい一実施形態による方法の流れ図であり、本発行特許の最初のページに印刷するように示唆されている。
【図2】本発明の一実施形態を実装することができるコンピュータ・アーキテクチャの一例を示す図である。
【図3】本発明の一実施形態が実装されている図2のアーキテクチャの図である。
【図4】本発明の一実施形態をどのようにして実施できるかをより詳細に示す図3のアーキテクチャの図である。
Claims (14)
- 第1のプロセッサ(226)および第2のプロセッサ(206)と、
第1のブリッジ・コントローラおよび第2のブリッジ・コントローラと、
前記第1のブリッジ・コントローラ(204)の後背に配置され、通常、前記第1のプロセッサからアクセスすることが可能な第1の不揮発性メモリ(230)と、
前記第2のブリッジ・コントローラ(202)の後背に配置され、通常、前記第2のプロセッサだけからアクセスすることが可能な第2の不揮発性メモリ(212)と、
前記第1のプロセッサを前記第1の不揮発性メモリおよび前記第2の不揮発性メモリに結合し、前記第1のプロセッサが前記第1の不揮発性メモリおよび前記第2の不揮発性メモリに個別にアクセスすることができるようにする制御線(306)と
を備えるシステム。 - 前記制御線が、前記第1の不揮発性メモリと前記第2の不揮発性メモリを多重化する、請求項1に記載のシステム。
- 前記制御線に信号伝達が可能なように結合された第1のマルチプレクサ(302)と、前記制御線に信号伝達が可能なように結合された第2のマルチプレクサ(304)とをさらに備え、前記第1のプロセッサが前記制御線上に制御信号をアサートして前記第1のマルチプレクサおよび前記第2のマルチプレクサの第1の状態および第2の状態のうちの一方を有効にし、前記第1の状態によって前記第1のプロセッサからの前記第1の不揮発性メモリへのアクセスが可能になり、前記第2の状態によって前記第1のプロセッサからの前記第2の不揮発性メモリへのアクセスが可能になる、請求項2に記載のシステム。
- 前記第1のプロセッサが前記制御線に対して第1の値の制御信号をアサートして前記第1の不揮発性メモリにアクセスし、前記制御線に対して第2の値の前記制御信号をアサートして前記第2の不揮発性メモリにアクセスする、請求項1ないし3のいずれかに記載のシステム。
- 前記サービス・プロセッサ、前記第1の不揮発性メモリ、および前記第2の不揮発性メモリに信号伝達が可能なように結合されたバス(308)をさらに備え、前記第1のプロセッサが、そのバス上で前記第1の不揮発性メモリにも前記第2の不揮発性メモリにもアクセスする、請求項1ないし4のいずれかに記載のシステム。
- 前記第1のブリッジ・コントローラがサウスブリッジ・コントローラを備え、前記第2のブリッジ・コントローラがノースブリッジ・コントローラを備える、請求項1ないし5のいずれかに記載のシステム。
- 前記第1のプロセッサがサービス・プロセッサを備える、請求項1ないし6のいずれかに記載のシステム。
- 第1の不揮発性メモリ(230)および第2の不揮発性メモリのうちの一方を選択するために第1のプロセッサ(226)によって制御信号をアサートするステップ(102)であって、前記第1の不揮発性メモリが第1のブリッジ・コントローラ(204)の後背に配置され、それ以外には前記第1のプロセッサによりアクセスすることが可能であり、また、前記第2の不揮発性メモリが第2のブリッジ・コントローラ(202)の後背に配置され、それ以外には前記第2のプロセッサによってのみアクセスすることが可能なステップと、
前記第1のプロセッサによって前記第1の不揮発性メモリおよび前記第2の不揮発性メモリのうちの前記一方をアクセスするステップ(104)と
を有する方法。 - 前記第1の不揮発性メモリと前記第2の不揮発性メモリを制御線を介して多重化するステップをさらに有する、請求項8に記載の方法。
- 前記第1のプロセッサによって前記制御信号をアサートするステップが、前記第1のプロセッサによって前記制御信号を前記制御線上にアサートするステップを有し、前記制御信号が、前記第1の不揮発性メモリを選択する第1の値と前記第2の不揮発性メモリを選択する第2の値とを有する、請求項8ないし9のいずれかに記載の方法。
- 前記第1のプロセッサが前記制御信号をアサートするステップが、前記制御信号を第1のマルチプレクサおよび第2のマルチプレクサ上にアサートすることで前記第1のマルチプレクサおよび前記第2のマルチプレクサの第1の状態および第2の状態のうちの一方を有効にするステップを有し、前記第1の状態によって前記第1のプロセッサからの前記第1の不揮発性メモリへのアクセスが可能になり、前記第2の状態によって前記第1のプロセッサからの前記第2の不揮発性メモリへのアクセスが可能になる、請求項8ないし10のいずれかに記載の方法。
- 前記第1のプロセッサが、前記第1の不揮発性メモリおよび前記第2の不揮発性メモリに信号伝達が可能なように結合されたバスを介して、前記第1の不揮発性メモリおよび前記第2の不揮発性メモリのうちの前記一方にアクセスする、請求項8ないし11のいずれかに記載の方法。
- 前記第1のプロセッサがサービス・プロセッサである、請求項8ないし12のいずれかに記載の方法。
- コンピュータ読取り可能媒体と、
請求項8ないし13のいずれかに記載の方法を実施する、前記媒体中の手段と
を備える装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/969,262 US6701403B2 (en) | 2001-10-01 | 2001-10-01 | Service processor access of non-volatile memory |
PCT/US2002/030969 WO2003029992A1 (en) | 2001-10-01 | 2002-09-26 | Service processor access of non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005505052A true JP2005505052A (ja) | 2005-02-17 |
JP3887376B2 JP3887376B2 (ja) | 2007-02-28 |
Family
ID=25515360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003533129A Expired - Fee Related JP3887376B2 (ja) | 2001-10-01 | 2002-09-26 | 不揮発性メモリのサービス・プロセッサ・アクセス |
Country Status (9)
Country | Link |
---|---|
US (1) | US6701403B2 (ja) |
EP (1) | EP1438666B1 (ja) |
JP (1) | JP3887376B2 (ja) |
KR (1) | KR100734735B1 (ja) |
AT (1) | ATE359555T1 (ja) |
CA (1) | CA2462515A1 (ja) |
DE (1) | DE60219498T2 (ja) |
TW (1) | TW583545B (ja) |
WO (1) | WO2003029992A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845444B2 (en) * | 2001-08-23 | 2005-01-18 | Silicon Integrated Systems Corp. | Method and apparatus for reducing strapping devices |
TWI221556B (en) * | 2001-11-16 | 2004-10-01 | Via Tech Inc | Circuit system and transmission method enabling mutual transmission between LPC devices |
US7080191B2 (en) * | 2001-12-27 | 2006-07-18 | Freescale Semiconductor, Inc. | Method and system for accessing memory devices |
US7035953B2 (en) * | 2002-05-03 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Computer system architecture with hot pluggable main memory boards |
TWI229288B (en) * | 2003-08-21 | 2005-03-11 | Via Tech Inc | SOC capable of linking external bridge circuits for expanding functionality |
US7136952B2 (en) * | 2004-04-28 | 2006-11-14 | International Business Machines Corporation | Method for programming firmware hubs using service processors |
JP2008511929A (ja) * | 2004-08-30 | 2008-04-17 | シリコン ストレージ テクノロジー、 インク. | 携帯電話の不揮発性メモリを管理するシステムおよび方法 |
TWI277900B (en) * | 2005-05-11 | 2007-04-01 | Via Tech Inc | Motherboard and control method thereof |
KR101054180B1 (ko) * | 2005-06-15 | 2011-08-03 | 현대아이티주식회사 | 전자제품 제어용 마이컴의 프로그램 업그레이드 장치 및방법 |
US7441093B2 (en) * | 2005-06-30 | 2008-10-21 | Intel Corporation | Segmentation management using a rolling window technique |
US8959515B2 (en) * | 2006-01-18 | 2015-02-17 | International Business Machines Corporation | Task scheduling policy for limited memory systems |
US9047264B2 (en) | 2011-04-11 | 2015-06-02 | Ineda Systems Pvt. Ltd. | Low pin count controller |
CN102388366B (zh) * | 2011-09-22 | 2013-03-20 | 华为技术有限公司 | 实现不同处理器兼容的方法及装置 |
WO2016122534A1 (en) * | 2015-01-29 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Multiple computers on a reconfigurable circuit board |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872945A (en) | 1993-07-26 | 1999-02-16 | Intel Corporation | MX bus translation to new system bus protocol |
US5606710A (en) | 1994-12-20 | 1997-02-25 | National Semiconductor Corporation | Multiple chip package processor having feed through paths on one die |
US6032271A (en) * | 1996-06-05 | 2000-02-29 | Compaq Computer Corporation | Method and apparatus for identifying faulty devices in a computer system |
US5968140A (en) | 1997-01-02 | 1999-10-19 | Intel Corporation | System for configuring a device where stored configuration information is asserted at a first time and external operational data is asserted at a second time |
US5999476A (en) | 1997-11-21 | 1999-12-07 | Advanced Micro Devices, Inc. | Bios memory and multimedia data storage combination |
US6112311A (en) * | 1998-02-20 | 2000-08-29 | International Business Machines Corporation | Bridge failover system |
US6158015A (en) | 1998-03-30 | 2000-12-05 | Micron Electronics, Inc. | Apparatus for swapping, adding or removing a processor in an operating computer system |
US6052754A (en) | 1998-05-14 | 2000-04-18 | Vlsi Technology, Inc. | Centrally controlled interface scheme for promoting design reusable circuit blocks |
US6256744B1 (en) | 1998-09-21 | 2001-07-03 | Compaq Computer Corporation | Personal computer component signal line isolation for an auxiliary powered component |
US6161157A (en) | 1998-10-27 | 2000-12-12 | Intel Corporation | Docking system |
US6272580B1 (en) * | 1999-03-16 | 2001-08-07 | Compaq Computer Corp. | Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system |
US6282596B1 (en) * | 1999-03-25 | 2001-08-28 | International Business Machines Corporation | Method and system for hot-plugging a processor into a data processing system |
TW436685B (en) * | 1999-06-14 | 2001-05-28 | Via Tech Inc | Computer system for accessing initialization dada and its method |
TW448352B (en) * | 1999-09-06 | 2001-08-01 | Via Tech Inc | Power-saving device and method for suspend to RAM |
WO2001024014A1 (en) | 1999-09-27 | 2001-04-05 | Zf Micro Devices, Inc. | Embedded computer system and method with flash memory interface |
US6643724B2 (en) * | 2000-12-27 | 2003-11-04 | International Business Machines Corporation | Method and apparatus for interrupt routing of PCI adapters via device address mapping |
US7694004B2 (en) * | 2001-03-30 | 2010-04-06 | Intel Corporation | Bit-granular writes of control registers |
-
2001
- 2001-10-01 US US09/969,262 patent/US6701403B2/en not_active Expired - Fee Related
-
2002
- 2002-09-26 JP JP2003533129A patent/JP3887376B2/ja not_active Expired - Fee Related
- 2002-09-26 EP EP02776041A patent/EP1438666B1/en not_active Expired - Lifetime
- 2002-09-26 KR KR1020047003668A patent/KR100734735B1/ko not_active IP Right Cessation
- 2002-09-26 AT AT02776041T patent/ATE359555T1/de not_active IP Right Cessation
- 2002-09-26 WO PCT/US2002/030969 patent/WO2003029992A1/en active IP Right Grant
- 2002-09-26 CA CA002462515A patent/CA2462515A1/en not_active Abandoned
- 2002-09-26 TW TW091122111A patent/TW583545B/zh not_active IP Right Cessation
- 2002-09-26 DE DE60219498T patent/DE60219498T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6701403B2 (en) | 2004-03-02 |
JP3887376B2 (ja) | 2007-02-28 |
DE60219498T2 (de) | 2008-01-03 |
KR100734735B1 (ko) | 2007-07-03 |
TW583545B (en) | 2004-04-11 |
WO2003029992A1 (en) | 2003-04-10 |
EP1438666A1 (en) | 2004-07-21 |
DE60219498D1 (de) | 2007-05-24 |
CA2462515A1 (en) | 2003-04-10 |
ATE359555T1 (de) | 2007-05-15 |
EP1438666B1 (en) | 2007-04-11 |
US20030065893A1 (en) | 2003-04-03 |
EP1438666A4 (en) | 2006-06-28 |
KR20040035764A (ko) | 2004-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3887376B2 (ja) | 不揮発性メモリのサービス・プロセッサ・アクセス | |
US7890690B2 (en) | System and method for dual-ported flash memory | |
KR101050554B1 (ko) | 개발 인터페이스에 대한 적용성을 가진 데이터 처리 시스템내의 마스킹 | |
KR100264632B1 (ko) | Pci버스컴퓨터용프로그래머블구성레지스터를구비한증설보드 | |
US20030107398A1 (en) | Method and system for use of a field programmable interconnect within an asic for configuring the asic | |
US7155721B2 (en) | Method and apparatus for communicating information between lock stepped processors | |
KR20140081809A (ko) | 마이크로컨트롤러용 가상 범용 입력/출력 | |
KR20010052423A (ko) | 컴퓨터 주변장치의 초기화 및 컴퓨터 주변장치와의 통신을위한 시스템, 장치 및 방법 | |
KR19980703852A (ko) | Pci 버스 컴퓨터용 인에이블/디스에이블 확장 rom을구비한 증설 보드 | |
EP1080422A1 (en) | Software configurable technique for prioritizing interrupts in a microprocessor-based system | |
EP3292474B1 (en) | Interrupt controller | |
JPH11345175A (ja) | 代替パス制御システム及び方法 | |
KR20010051991A (ko) | 플렉서블 범용 입/출력 시스템 | |
US20030188074A1 (en) | System and method for implementing private devices on a secondary peripheral component interface | |
US5784642A (en) | System for establishing a transfer mode between system controller and peripheral device | |
US6567866B1 (en) | Selecting multiple functions using configuration mechanism | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
US20040236923A1 (en) | Variable sized flash memory in PCI | |
US8074033B1 (en) | Cooperating memory controllers that share data bus terminals for accessing wide external devices | |
US6119191A (en) | Performing PCI access cycles through PCI bridge hub routing | |
CN101169767B (zh) | 访问控制设备及访问控制方法 | |
KR890016475A (ko) | 다이렉트 메모리 액세스 제어장치 | |
US5748922A (en) | Method and apparatus for reading data from a write only port | |
US6389492B1 (en) | Apparatus for flexibly allocating request/grant pins between multiple bus controllers | |
US7136952B2 (en) | Method for programming firmware hubs using service processors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |