KR20020048231A

KR20020048231A - 간편한 업그레이드를 위한 독립형 프로세서 보드

Info

Publication number: KR20020048231A
Application number: KR1020000077647A
Authority: KR
Inventors: 이응돈; 허재두; 김도영
Original assignee: 오길록; 한국전자통신연구원; 이계철; 주식회사 케이티
Priority date: 2000-12-18
Filing date: 2000-12-18
Publication date: 2002-06-22

Abstract

본 발명은 중앙처리장치 업그레이드가 간편한 독립형 프로세서 보드에 관한 것으로, 중앙처리장치 및 상기 중앙처리장치의 버전에 의존성이 있는 디바이스들로 구성된 프로세서 모듈(200); 및 상기 중앙처리장치의 버전에 의존성이 없는 디바이스들로 구성된 기본 모듈(100)의 두 기능 모듈로 구분되어 설계되어 있고, 상기 프로세서 모듈(200) 및 기본 모듈(100)은 상기 중앙처리장치의 버전에 관계없이 동일한 인터페이스를 제공하는 커넥터로 연결되어 있는 것을 특징으로 하여, 본 발명에 따른 프로세서 보드를 사용하면, 새로운 버전의 중앙처리장치를 교체하는 경우, 프로세서 모듈만 간단히 재설계하면 되므로 프로세서 보드를 간편하게 업그레이드 할 수 있어서 전체 회로 설계가 단순화될 수 있어 생산성을 향상시키는 효과가 있다.

Description

간편한 업그레이드를 위한 독립형 프로세서 보드{Independent Design Of Processor Board For Easy Upgrading}

본 발명은 컴퓨터 프로세서 보드에 관한 것으로, 특히 미국 모토롤라사 중앙처리장치(CPU)를 사용한 통신처리시스템의 프로세서 보드 설계에 관한 것이며, 보다 특정적으로는 프로세서 보드를 프로세서 모듈과 기본 모듈로 분할하여 설계함으로써 중앙처리장치의 교체시 프로세서 보드의 업그레이드가 간편해진 프로세서 보드에 관한 것이다.

한편, 현대전자에서 1996년 5월 17일 출원하여 1997년 12월 11일 공개된 대한민국 공개공보 실1997-64411에는 중앙처리장치 MC68360을 사용하여 교환기 내의 하위 프로세서 보드의 회로 설계를 단순화 시키기 위한 이동통신 교환기 내의 하위 프로세서 보드 설계에 관한 고안이 기재되어 있는데, 상기 고안에 기재된 회로를 살펴보면, 하위 프로세서에 실장되던 MC68901, MC68450, BT68561 및 갈(GAL)을 제어기, 인터럽트 핸들러, 어드레스 디코더, 리셋 로직 등을 중앙처리장치 MC68360 하나로 대체함으로서, 전체 회로 설계가 단순해지고 주변 로직이 줄어들어 양산성이 좋아지고 생산 단가가 낮아지는 효과가 있다고 기재되어 있다.

그러나, 상기 고안은 다수의 기능을 하나의 프로세서로 통합하는 것을 요지로 하고 있어서, 후술할 본원의 특징, 즉 보드의 일부만 재설계하여 중앙처리장치를 손쉽게 업그레이할 수 있도록 프로세서 보드를 중앙처리장치에 의존성이 있는 모듈과 의존성이 없는 모듈로 구분하여 설계 배치한다는 기술개념과는 다르다.

또한, 브리지컴 정보통신(주)에서 2000년 3월 2일 출원하여 2000년 7월 5일 공개된 대한민국 공개공보 특2000-36597호에는 메인보드 크기를 220mm X 220mm 정사각형으로 조정하고, 키보드와 마우스를 별도의 브라켓으로 연결할 수 있도록 구성하고, 전원 연결부에 대해서는 ATX/AT 커넥터를 선택적으로 사용할 수 있도록 설계한 부품배치 재 설계를 적용시킨 개인용 컴퓨터 업그레이드용 메인보드가 개시되어 있다.

그러나, 상기 발명은 기존의 개인용 컴퓨터를 업그레이드 하는 경우 발생하는 케이스와 메인보드간의 사양 불일치를 해결하기 위해 단지 메인보드를 정사각형으로 조정하여 부품배치를 재설계하는 것으로서, 이 발명 역시 중앙처리장치에 의존성이 있는 모듈과 의존성이 없는 모듈로 구분하여 설계 배치한다는 본원과는 구별된다.

즉, 지금까지 종래의 프로세서 보드는 단일 보드로 설계되어 있거나 중앙처리장치와 주변회로가 서로 혼합된 형태로 설계되어 있어 시스템 성능 향상을 위한 중앙처리장치 업그레이드시 프로세서 보드를 재설계 해야 하는 문제점이 있다.

본 발명은 이와 같은 종래의 프로세서 보드에서 발생하는 문제점을 해결하기 위한 것으로, 기능이 향상된 새로운 버전의 중앙처리장치를 프로세서 보드에 간편하게 적용할 수 있는 프로세서 보드를 제공하는 데 그 목적이 있다.

도 1은 본 발명의 바람직한 실시예에 따른 간편한 업그레이드를 위한 독립형 프로세서 보드의 설계도이다.

*도면의 주요 부호에 대한 간단한 설명

1: 중앙처리장치(CPU) 2 : 캐쉬 메모리

3 : 플래쉬 메모리 4 : 클럭 발생기

5 : 시스템 설정 및 풀 업/다운 6 : 이더넷 제어기

7 : PCI 제어기 8 : RAM

9 : JTAC 10 : 리셋

11 : 전원부 12 : 커넥터

13 : 제어 논리 회로 14 : HDLC 제어기

15 : I/O 제어기

상기 목적을 달성하기 위한 본 발명에 따른 프로세서 보드는, 중앙처리장치 및 상기 중앙처리장치의 버전에 의존성이 있는 디바이스들로 구성된 프로세서 모듈(200); 및 상기 중앙처리장치의 버전에 의존성이 없는 디바이스들로 구성된 기본 모듈(100)의 두 기능 모듈로 구분되어 설계되어 있고, 상기 프로세서 모듈(200) 및 기본 모듈(100)은 상기 중앙처리장치의 버전에 관계없이 동일한 인터페이스를제공하는 커넥터로 연결되어 있는 것을 특징으로 한다.

상기 설명한 본 발명의 특징 및 더 다른 장점들은 후술하는 발명의 상세한 설명을 통해 보다 명확해 질 것이다.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참고로 하여 단지 예의 방법으로 상세히 설명하도록 하겠다.

도 1에 도시되어 있는 바와 같이, 본 발명의 바람직한 실시예에 따른 간편한 업그레이드를 위한 독립형 프로세서 보드는 크게 기본 모듈(100)과 프로세서 모듈(200)로 나누어져 있는데, 그 구분은 중앙처리장치에의 의존성 유무에 따른 것이다.

상기 기본 모듈(100)에는 이더넷 제어기(110), PCI 제어기(120), RAM(130), I/O 제어기(140), JTAC(150), 리셋(160), 제어 논리 회로(170), HDLC 제어기(180) 및 전원부(190)가 포함되어 있으며, 상기 프로세서 모듈(200)에는 중앙처리장치(210), 캐쉬 메모리(220), 플래쉬 메모리(230), 클럭 발생기(240), 시스템 설정 회로 및 풀 업/다운 회로(250)가 포함되어 있으며, 상기 프로세서 모듈(200)과 기본 모듈(100) 간은 커넥터(300)로 연결되어 있다.

상기 기본 모듈(100)에 배치된 부품 내지 장치들은 중앙처리장치(210)의 버전에 독립적 소자들이고, 상기 프로세서 모듈(200)에 배치된 부품 내지 장치들은중앙처리장치(210)의 버전에 의존적인 소자들이다.

먼저, 중앙처리장치(210)는 모토롤라 MPC 계열의 CPU로서, 버전에 따라 내부 속도나 전원 및 전력 소모 등에서 차이가 나며 시스템 요구 성능에 따라 적절한 중앙처리장치가 사용되어야 하므로 본 발명에 따른 프로세서 모듈에 포함된다.

캐쉬 메모리(220)와 플래쉬 메모리(230)는 메모리 읽기(Read) 및 쓰기(Wirte) 속도와 부트 ROM의 용량에 따른 시스템 기본 기능에 관계되어 있으며, 중앙처리장치(210)의 버전별 성능에 따라 적절한 캐쉬 메모리와 플래쉬 메모리가 사용되어야 하므로 역시 본 발명에 따른 프로세서 모듈(200)에 포함된다.

클럭 발생기(240)는 중앙처리장치(210)의 버전별 내부 속도에 따라 적절한 클럭을 발생시켜야 하므로 역시 본 발명에 따른 프로세서 모듈(200)에 포함된다.

시스템 설정 회로(250)는 주소 맵 선택이나 PLL 설정, 메모리 데이터 버퍼 유형 등과 관계된 저항값 및 점퍼 조정을 하기 위한 회로로서, 중앙처리장치(210)의 버전에 따라 달리 설정해야 하므로 역시 본 발명에 따른 프로세서 모듈(200)에 포함된다.

그리고, 풀 업/다운 회로(250)도 중앙처리장치(210)의 버전별 특정 핀에 풀 업이나 풀 다운을 시키기 위한 저항으로서, 중앙처리장치(210)의 버전에 따라 풀 업/다운을 필요로 하는 핀이 달라지므로 본 발명에 따른 프로세서 모듈(200)에 포함된다.

다음으로, 이더넷 제어기(110)는 이더넷으로 통신하기 위한 인터페이스를 제공하며 10/100 Mbps 속도로 고정되어 있고 중앙처리장치(210)의 버전에 따라 독립적으로 동작하므로 본 발명에 따른 기본 모듈(100)에 포함된다.

PCI 제어기(120)는 시스템의 PCI 버스 및 메모리를 제어하기 위한 장치로서, 역시 중앙처리장치(210)의 버전에 따라 독립적으로 동작하므로 본 발명에 따른 기본 모듈(100)에 포함된다.

RAM(130)은 데이터를 일시적으로 저장하기 위한 장치로서, 중앙처리장치(210)의 버전에 따라 64Mbyte에서 512Mbyte 또는 그 이상까지 가변될 수 있으나 용량에 따른 각 RAM은 핀 배치가 서로 일치하여 시스템 성능 요구 사항에 따라 용량은 달라져도 핀 배치는 변하지 않으므로, 역시 본 발명에 따른 기본 모듈(100)에 포함될 수 있다.

JTAC(150)은 BDM과 같은 특정 장비를 이용하여 프로세서 보드의 디버깅을 용이하게 하기 위한 인터페이스로서, 중앙처리장치(210) 버전에 따라 동일한 인터페이스를 제공하므로 본 발명에 따른 기본 모듈(100)에 포함될 수 있다.

리셋(160)은 프로세서 보드를 재부팅하기 위한 장치로서 중앙처리장치(210) 버전에 따라 동일한 인터페이스를 제공하므로 본 발명에 따른 기본 모듈(100)에 포함될 수 있다.

전원부(190)는 5V를 입력으로 받아 3.3V/2.6V/1.8V 등과 같은 다양한 전압으로 변환하기 위한 장치로서, 중앙처리장치(210)의 버전에 따라 요구되는 전압을 제공하기 위해 내부 저항값만 조정하면 되므로 역시 본 발명에 따른 기본 모듈(100)에 포함된다.

또한, 제어 논리 회로(170), HDLC 제어기(180), I/O 제어기(140)는 중앙처리장치(210)의 버전에 독립적인 시스템 자체 기능에 관계된 장치들이므로 본 발명에 따른 기본 모듈(100)에 포함된다.

그리고, 커넥터(300)는 중앙처리장치(210)와 이더넷 제어기(110), PCI 제어기(120), RAM(130), JTAC(150), 리셋(160), 전원부(190)를 연결하기 위한 것으로서, 중앙처리장치(210)의 버전에 따라 동일한 연결을 제공한다.

본 발명에 따른 프로세서 보드를 사용하면, 새로운 버전의 중앙처리장치를 교체하는 경우, 프로세서 모듈만 간단히 재설계하면 되므로 프로세서 보드를 간편하게 업그레이드 할 수 있어서 전체 회로 설계가 단순화될 수 있어 생산성을 향상시키는 효과가 있다.

지금까지 설명은 본 발명의 이해를 위해 적절한 실시예에 대한 것으로, 본 발명이 이것으로 제한되는 것은 아니며, 당 기술분야의 통상의 지식을 가진 자에게는 첨부한 특허청구범위의 범위 및 정신을 벗어나지 않고 다양한 수정 및 변형이 가능함은 명백한 것이다.

Claims

중앙처리장치 및 상기 중앙처리장치의 버전에 의존성이 있는 디바이스들로 구성된 프로세서 모듈(200); 및

상기 중앙처리장치의 버전에 의존성이 없는 디바이스들로 구성된 기본 모듈(100)의 두 기능 모듈로 구분되어 설계되어 있고,

상기 프로세서 모듈(200) 및 기본 모듈(100)은 상기 중앙처리장치의 버전에 관계없이 동일한 인터페이스를 제공하는 커넥터로 연결되어 있는 것을 특징으로 하는 프로세서 보드.
제 1 항에 있어서,

상기 프로세서 모듈(200)에 탑재되는 디바이스들은, 캐쉬 메모리, 플래쉬 메모리, 클럭 발생기, 시스템 설정 회로, 풀 업/다운 회로가 포함되고,

상기 기본 모듈(100)에 탑재되는 디바이스들은, 이더넷 제어기, PCI 제어기, RAM, JTAC, 리셋, 전원부, 제어 논리 회로, HDLC 제어기, I/O 제어기가 포함되는 것을 특징으로 하는 프로세서 보드.