CN111984564A - 一种应用于音频芯片的烧录电路与主板 - Google Patents
一种应用于音频芯片的烧录电路与主板 Download PDFInfo
- Publication number
- CN111984564A CN111984564A CN202010987842.6A CN202010987842A CN111984564A CN 111984564 A CN111984564 A CN 111984564A CN 202010987842 A CN202010987842 A CN 202010987842A CN 111984564 A CN111984564 A CN 111984564A
- Authority
- CN
- China
- Prior art keywords
- selection unit
- unit
- pin
- control signal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000002457 bidirectional effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000009471 action Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种应用于音频芯片的烧录电路与主板，烧录电路用于与CPU连接，烧录电路包括接口单元、第一选择单元、第二选择单元与开关单元，开关单元分别与CPU、第一选择单元和第二选择单元连接，开关单元包括开关管，开关管用于根据CPU输出的信号进行导通或关断，以向第一选择单元和第二选择单元输出第一控制信号或第二控制信号，第一选择单元用于基于第一控制信号将音频芯片连接至第二选择单元，或者基于第二控制信号将CPU连接至音频芯片，第二选择单元用于基于第一控制信号将第一选择单元连接至接口单元，或者基于第二控制信号将CPU连接至接口单元。通过上述方式，能够在不拆机的情况下对音频芯片进行固件升级。
Description
技术领域
本发明涉及电路技术领域，特别是涉及一种应用于音频芯片的烧录电路与主板。
背景技术
固件是指设备内部保存的设备“驱动程序”，通过固件，系统才能按照标准的设备驱动实现特定机器的运行动作。
同样的，在音频设备使用过程中，为完善设备功能、增强设备稳定性、修补设备漏洞、满足使用需求，也需要对音频芯片进行固件升级，进行设备软件固件更新。
然而，在现有的音频芯片进行固件升级时，需要在音频芯片上外接USB插针，则还需先对音频设备进行拆机。
发明内容
本发明实施例主要解决的技术问题是提供一种应用于音频芯片的烧录电路与主板，能够在不拆机的情况下对音频芯片进行固件升级。
为实现上述目的，第一方面，本发明提供一种应用于音频芯片的烧录电路，所述烧录电路用于与CPU连接，所述烧录电路包括：
接口单元、第一选择单元、第二选择单元与开关单元；
所述开关单元分别与所述CPU、所述第一选择单元和所述第二选择单元连接，所述开关单元包括开关管，所述开关管用于根据所述CPU输出的信号进行导通或关断，以向所述第一选择单元和所述第二选择单元输出第一控制信号或第二控制信号；
所述第一选择单元分别与所述CPU、所述第二选择单元和所述音频芯片连接，所述第一选择单元用于基于所述第一控制信号将所述音频芯片连接至所述第二选择单元，或者基于所述第二控制信号将所述CPU连接至所述音频芯片；
所述第二选择单元分别与所述CPU、所述第一选择单元和所述接口单元连接，所述第二选择单元用于基于所述第一控制信号将所述第一选择单元连接至所述接口单元，以使所述音频芯片与所述接口单元连通，或者基于所述第二控制信号将所述CPU连接至所述接口单元。
在一种可选的方式中，所述第一选择单元包括第一模拟开关芯片，所述第一模拟开关芯片包括第一输入端口与第一输出端口；
所述第二选择单元包括第二模拟开关芯片，所述第二模拟开关芯片包括第二输入端口与第二输出端口；
所述第一输入端口与所述第二输入端口短接，所述第一输出端口与所述音频芯片连接，所述第二输出端口与所述接口单元连接。
在一种可选的方式中，所述第一模拟开关芯片还包括第三输入端口；
所述第二模拟开关芯片还包括第四输入端口；
所述第三输入端口与所述第四输入端口均与所述CPU连接。
在一种可选的方式中，所述第一选择单元还包括第一滤波电容；
所述第一模拟开关芯片还包括第一电源输入引脚；
所述第一滤波电容的一端与所述第一电源输入引脚连接，所述第一滤波电容的另一端接地。
在一种可选的方式中，所述第二选择单元还包括第二滤波电容；
所述第二模拟开关芯片还包括第二电源输入引脚；
所述第二滤波电容的一端与所述第二电源输入引脚连接，所述第二滤波电容的另一端接地。
在一种可选的方式中，所述开关管为MOS管；
所述第一模拟开关芯片还包括第一控制信号输入引脚；
所述第二模拟开关芯片还包括第二控制信号输入引脚；
所述MOS管的栅极与所述CPU连接，所述MOS管的源极接地，所述MOS管的漏极分别与所述第一控制信号输入引脚以及所述第二控制信号输入引脚连接。在一种可选的方式中，所述开关单元还包括第一电阻；
所述MOS管的漏极与所述第一电阻的一端连接，所述第一电阻的另一端与所述工作电源连接；
所述第一控制信号输入引脚与第二控制信号输入引脚皆连接于所述MOS管的漏极与所述第一电阻之间。
在一种可选的方式中，所述烧录电路还包括连接单元，所述连接单元包括第二电阻与第三电阻；
所述第二输出端口包括第一输出引脚与第二输出引脚；
所述接口单元包括第一差分信号引脚与第二差分信号引脚；
所述第二电阻的两端分别与所述第一差分信号引脚以及所述第一输出引脚连接；
所述第三电阻的两端分别与所述第二差分信号引脚以及所述第二输出引脚连接。
在一种可选的方式中，所述烧录电路还包括稳压单元，所述稳压单元包括第一双向稳压二极管与第二双向稳压二极管；
所述第一双向稳压二极管的一端与所述第一差分信号引脚连接，所述第二双向稳压二极管的一端与所述第二差分信号引脚连接，所述第一双向稳压二极管的另一端与所述第二双向稳压二极管的另一端均接地。
第二方面，本发明实施例还提供一种主板，所述主板包括音频芯片以及如上所述的烧录电路，所述烧录电路用于实现音频芯片的固件升级。
本发明实施例的有益效果是：本发明实施例提供的应用于音频芯片的烧录电路，包括接口单元、第一选择单元、第二选择单元与开关单元，而开关单元分别与CPU、第一选择单元和第二选择单元连接，开关单元用于根据CPU输出的信号进行导通或关断，以向第一选择单元和第二选择单元输出第一控制信号或第二控制信号，其中，当开关单元导通时，在开关单元上所输出的第一控制信号控制第一选择单元将音频芯片连接至第二选择单元，同时控制第二选择单元将第一选择单元连接至接口单元，即将音频芯片连接至接口单元，则此时可对音频芯片进行固件升级，且无需拆机；当开关单元关断时，在开关单元上所输出的第二控制信号控制第一选择单元将CPU连接至音频芯片，同时控制第二选择单元将CPU连接至接口单元，此时音频芯片处于正常工作状态。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的主板的结构示意图；
图2为本发明实施例提供的烧录电路分别与CPU以及音频芯片连接的结构示意图；
图3为本发明实施例提供的开关单元的电路结构示意图；
图4为本发明实施例提供的烧录电路分别与CPU以及音频芯片连接的另一结构示意图；
图5为本发明实施例提供的第一模拟开关芯片与第二模拟开关芯片的内部结构的结构示意图；
图6为本发明实施例提供的接口单元的电路结构示意图；
图7为本发明实施例提供的第一选择单元的电路结构示意图；
图8为本发明实施例提供的第二选择单元的电路结构示意图；
图9为本发明实施例提供的烧录电路分别与CPU以及音频芯片连接的又一结构示意图；
图10为本发明实施例提供的连接单元与稳压单元的电路结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种主板，请参照图1，图1为本发明实施例提供的主板的结构示意图，主板400包括CPU200、烧录电路100以及音频芯片300，其中，烧录电路100分别与音频芯片300以及COU200连接。
具体地，通过设置烧录电路100可实现将音频芯片300在工作状态与调试状态之间切换，若音频芯片300被切换成调试状态，则可对音频芯片300进行固件升级。
请结合图1参照图2，烧录电路100包括开关单元10、第一选择单元20、第二选择单元30与接口单元40。
具体地，开关单元10分别与CPU200、第一选择单元20和第二选择单元30连接，开关单元10包括开关管11，则开关管11可根据CPU200输出的信号进行导通或关断，以向第一选择单元20和第二选择单元30输出第一控制信号或第二控制信号。
在一些实施例中，如图3所示，开关管11为MOS管Q1，MOS管Q1的栅极与CPU200连接，即UARTA_P80_EN引脚连接至CPU200，MOS管Q1的源极接地，MOS管Q1的漏极通过接线UART_USB_SEL分别与第一模拟芯片以及第二模拟芯片连接。
进一步地，开关单元10还包括第一电阻R1，MOS管Q1的漏极与第一电阻R1的一端连接，第一电阻R1的另一端与外部电源+3V3_DSW连接，接线UART_USB_SEL用于输出第一控制信号或第二控制信号。
可理解，在另一些实施例中，也可选用IGBT开关管或三极管等开关管替换开关单元10中的MOS管Q1。
实际应用中，若CPU200输出的信号为高电平信号，该高电平信号通过UARTA_P80_EN引脚传输至MOS管Q1的栅极，MOS管Q1导通，使MOS管Q1的漏极通过源极后短接至地，则在第一电阻R1与MOS管Q1中任选一连接点均为低电平信号，例如接线UART_USB_SEL此时输出的信号即为低电平信号，可将该低电平信号作为第一控制信号或者作为第二控制信号。
反之，若CPU200输出的信号为低电平信号，该低电平信号通过UARTA_P80_EN引脚传输至MOS管Q1的栅极，使MOS管Q1关断，则MOS管Q1的漏极与源极之间断开，且MOS管Q1的漏极通过第一电阻R1连接至外部电源+3V3_DSW，则在第一电阻R1与MOS管Q1将任选一连接点均为高电平信号，接线UART_USB_SEL输出的信号为高电平信号，可将该高电平信号作为第一控制信号或者作为第二控制信号。
应理解，若接线UART_USB_SEL输出的低电平信号为第一控制信号，则接线UART_USB_SEL输出的高电平信号为第二控制信号；若接线UART_USB_SEL输出的高电平信号为第一控制信号，则接线UART_USB_SEL输出的低电平信号为第二控制信号。
第一选择单元20分别与CPU200、第二选择单元30和音频芯片300连接，第二选择单元30分别与CPU200、第一选择单元20和接口单元40连接。
其中，若要对音频芯片300进行固件升级，请结合图2参照图4，则开关单元10输出第一控制信号控制第一选择单元20将音频芯片300连接至第二选择单元30，即音频芯片300通过接线L11、第一选择单元20以及接线L10与第二选择单元30连接；同时控制第二选择单元30将第一选择单元20连接至接口单元40，即接口单元40通过接线L12、第二选择单元30、接线L10与第一选择单元20连接。
综上，音频芯片300通过接线L11、第一选择单元20、接线L10、第二选择单元30以及接线L21连接至接口单元40，即将音频芯片300与接口单元40连通，继而可实现通过接口单元40对音频芯片300进行固件升级等操作。
示例性地，以第一选择单元20与第二选择单元30均选用PI3USB221AZEE型号的模拟开关芯片以及接口单元40选用USB接口为例进行说明。
PI3USB221AZEE型号的模拟开关芯片的内部结构示意图如图5所示，其中，引脚SEL与引脚OE#为控制信号输入引脚，模拟开关芯片的控制逻辑如表1所示：
表1
| SEL | OE# | Function |
| X | H | Disconnect |
| L | L | D＝1D |
| H | L | D＝2D |
若引脚SEL与引脚OE#均输入的是低电平，则上面的开关闭合，D+与D-分别连接至1D+与1D-；若引脚SEL输入高电平，同时引脚OE#输入低电平，则下面的开关闭合，D+与D-分别连接至2D+与2D-；若引脚OE#输入低电平，则模拟开关芯片不执行动作。
而在本发明的实施例中，将各个模拟开关芯片的引脚OE#接地，同时将引脚SEL连接至开关单元10的第一控制信号与第二控制信号的输出引脚，例如，如图3所示的接线UART_USB_SEL同时与各个模拟开关芯片的引脚SEL连接。
如图6所示，接口单元40包括USB接口芯片U4，USB接口芯片U4的差分信号端口U4_D为信号传输的接线端口，其中，差分信号端口U4_D包括第一差分信号引脚D+以及第二差分信号引脚D-。
请一并参照图7与图8，第一选择单元20包括第一模拟开关芯片U2，第一模拟开关芯片U2包括第一输入端口U2_1D与第一输出端口U2_D；第二选择单元30包括第二模拟开关芯片U3，第二模拟开关芯片U3包括第二输入端口U3_1D与第二输出端口U3_D。
其中，第一输入端口U2_1D与第二输入端口U3_1D短接，即第一输入端口U2_1D中的引脚1D+与引脚1D-分别与第二输入端口U3_1D中的引脚1D+与引脚1D-对应连接；第一输出端口U2_D与音频芯片300连接；第二输出端口U3_D与接口单元40的差分信号端口U4_D连接，即第二输出端口U3_D中引脚D+与引脚D-分别与差分信号端口U4_D中的第一差分信号引脚D+与第二差分信号引脚D-对应连接。
具体地，首先将第二输入端口U3_1D与第一输入端口U2_1D短接，当要对音频芯片300进行固件升级时，第一模拟开关芯片U2将第一输入端口U2_1D与第一输出端口U2_D连通，并且第一输出端口U2_D与音频芯片300连接，从而使第二输入端口U3_1D与音频芯片300连接；同时，第二模拟开关芯片U3将第二输入端口U3_1D与第二输出端口U3_D连通，第二输出端口U3_D与接口单元40的差分信号端口U4_D连接，即第二输入端口U3_1还与接口单元40连接。因此，第二输入端口U3_1D同时与音频芯片300以及接口单元40连接，则最终将音频芯片300与接口单元40连接，通过接口单元40能够对音频芯片300进行固件升级等操作。
若将音频芯片300切换为正常工作状态，请结合图1参照图9，则开关单元10的第二控制信号控制第一选择单元20将CPU200连接至音频芯片300，即CPU200通过接线L12、第一选择单元20以及接线L11与音频芯片300连接；同时控制第二选择单元30将CPU200连接至接口单元40，即CPU200通过接线L22、第二选择单元30以及接线L21与接口单元40连接。
则可将CPU200分别与音频芯片300以及接口单元40连通，则可实现将音频芯片300切换为正常工作状态。
请再次参阅图7与图8，第一模拟开关芯片U2还包括第三输入端口U2_2D,第二模拟开关芯片U3还包括第四输入端口U3_2D。其中，第三输入端口U2_2D与第四输入端口U3_2D均与CPU200连接。
首先将CPU200连接至第三输入端口U2_2D，当要将音频芯片300切换为正常工作状态时，第一模拟开关芯片U2将第三输入端口U2_2D与第一输出端口U2_D连通，由于第一输出端口U2_D与音频芯片300连接，则CPU200与音频芯片300连接；同时，CPU200连接至第四输入端口U3_2D，且第二模拟开关芯片U3将第四输入端口U3_2D与第二输出端口U3_D连通，由于第二输出端口U3_D与接口单元40的差分信号端口U4_D连接，则CPU200与接口单元40连接。此时，音频芯片300处于正常工作状态。
需要说明的是，还可选用其他型号的模拟开关芯片，例如PI3USB221AZUAEX型号的模拟开关芯片；或者也可以选用大于两路的模拟开关芯片或小于两路的模拟芯片，例如选用型号为MC74LVX4066的四路模拟开关芯片，任意选用其中的两路使用即可；并且，第一模拟开关芯片U2与第二模拟开关芯片U3的型号可以相同，也可以不同。
可选的，请再次参阅图7，第一选择单元20还包括第一滤波电容C1,第一模拟开关芯片U2还包括第一电源输入引脚VDD,其中，第一滤波电容C1的一端与第一模拟开关芯片U2的第一电源输入引脚VDD连接，第一滤波电容C1的另一端接地。
第一滤波电容C1用于消除第一模拟开关芯片U2的第一电源输入引脚VDD所输入的电源+3V3_S0中可能带有的高频噪音，能够使第一模拟开关芯片U2的处于更加稳定的工作状态。
同样地，请再次参阅图8，第二选择单元30还包括第二滤波电容C2,第二模拟开关芯片U3还包括第二电源输入引脚VDD,第二滤波电容C2的一端与第二模拟开关芯片U3的第二电源输入引脚VDD连接，第二滤波电容C2的另一端接地。
第二滤波电容C2用于消除第二模拟开关芯片U3的第二电源输入引脚VDD所输入的电源+3V3_S0中可能带有的高频噪音，能够使第二模拟开关芯片U3的处于更加稳定的工作状态。
在一实施例中，如图10所示，烧录电路还包括连接单元50，连接单元50包括第二电阻R2与第三电阻R3。
具体地，请一并参阅图5与图7，第二电阻R2与第三电阻R3均连接于第二输出端口U3_D与差分信号端口U4_D之间，其中，第二电阻R2的两端分别与第二输出端口U3_D的引脚D+以及差分信号端口U4_D的第一差分信号引脚D+连接；第三电阻R3的两端分别与第二输出端口U3_D的引脚D-以及差分信号端口U4_D的第二差分信号引脚D-连接。
可选地，如图10所示，烧录电路还包括稳压单元60，稳压单元60包括第一双向稳压二极管D1与第二双向稳压二极管D2。
其中，第一双向稳压二极管D1的一端与差分信号端口U4_D的第一差分信号引脚D+连接，第二双向稳压二极管D2的一端与差分信号端口U4_D的第二差分信号引脚D-，第一双向稳压二极管D1的另一端与第二双向稳压二极管D2的另一端均接地。
双向稳压二极管的正反两个方向都有稳压作用，就如同两个稳压二极管反向串联，双向稳压二极管在反向击穿时，在一定的电流范围内或者在一定功率损耗范围内，端电压可几乎保持不变，则第一双向稳压二极管D1与第二双向稳压二极管D2能够起到消除静差的作用。
本发明实施例提供的应用于音频芯片的烧录电路100包括开关单元10、第一选择单元20、第二选择单元30与接口单元40，而开关单元10分别与CPU200、第一选择单元20和第二选择单元30连接，开关单元10用于根据CPU200输出的信号进行导通或关断，以向第一选择单元20和第二选择单元30输出第一控制信号或第二控制信号，其中，当开关单元10导通时，在开关单元10上所输出的第一控制信号控制第一选择单元将音频芯片300连接至第二选择单元30，同时控制第二选择单元30将第一选择单元20连接至接口单元40，即将音频芯片300连接至接口单元40，则此时可对音频芯片300进行固件升级，且无需拆机；当开关单元10关断时，在开关单元10上所输出的第一控制信号控制第一选择单元20将CPU200连接至音频芯片300，同时控制第二选择单元30将CPU200连接至接口单元40，此时音频芯片300处于正常工作状态。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种应用于音频芯片的烧录电路，其特征在于，所述烧录电路用于与CPU连接，所述烧录电路包括：
接口单元、第一选择单元、第二选择单元与开关单元；
所述开关单元分别与所述CPU、所述第一选择单元和所述第二选择单元连接，所述开关单元包括开关管，所述开关管用于根据所述CPU输出的信号进行导通或关断，以向所述第一选择单元和所述第二选择单元输出第一控制信号或第二控制信号；
所述第一选择单元分别与所述CPU、所述第二选择单元和所述音频芯片连接，所述第一选择单元用于基于所述第一控制信号将所述音频芯片连接至所述第二选择单元，或者基于所述第二控制信号将所述CPU连接至所述音频芯片；
所述第二选择单元分别与所述CPU、所述第一选择单元和所述接口单元连接，所述第二选择单元用于基于所述第一控制信号将所述第一选择单元连接至所述接口单元，以使所述音频芯片与所述接口单元连通，或者基于所述第二控制信号将所述CPU连接至所述接口单元。
2.根据权利要求1所述的烧录电路，其特征在于，
所述第一选择单元包括第一模拟开关芯片，所述第一模拟开关芯片包括第一输入端口与第一输出端口；
所述第二选择单元包括第二模拟开关芯片，所述第二模拟开关芯片包括第二输入端口与第二输出端口；
所述第一输入端口与所述第二输入端口短接，所述第一输出端口与所述音频芯片连接，所述第二输出端口与所述接口单元连接。
3.根据权利要求2所述的烧录电路，其特征在于，
所述第一模拟开关芯片还包括第三输入端口；
所述第二模拟开关芯片还包括第四输入端口；
所述第三输入端口与所述第四输入端口均与所述CPU连接。
4.根据权利要求3所述的烧录电路，其特征在于，
所述第一选择单元还包括第一滤波电容；
所述第一模拟开关芯片还包括第一电源输入引脚；
所述第一滤波电容的一端与所述第一电源输入引脚连接，所述第一滤波电容的另一端接地。
5.根据权利要求4所述烧录电路，其特征在于，
所述第二选择单元还包括第二滤波电容；
所述第二模拟开关芯片还包括第二电源输入引脚；
所述第二滤波电容的一端与所述第二电源输入引脚连接，所述第二滤波电容的另一端接地。
6.根据权利要求2-5任意一项所述的烧录电路，其特征在于，
所述开关管为MOS管；
所述第一模拟开关芯片还包括第一控制信号输入引脚；
所述第二模拟开关芯片还包括第二控制信号输入引脚；
所述MOS管的栅极与所述CPU连接，所述MOS管的源极接地，所述MOS管的漏极分别与所述第一控制信号输入引脚以及所述第二控制信号输入引脚连接。
7.根据权利要求6所述的烧录电路，其特征在于，
所述开关单元还包括第一电阻；
所述MOS管的漏极与所述第一电阻的一端连接，所述第一电阻的另一端与所述工作电源连接；
所述第一控制信号输入引脚与第二控制信号输入引脚皆连接于所述MOS管的漏极与所述第一电阻之间。
8.根据权利要求2-5任意一项所述的烧录电路，其特征在于，
所述烧录电路还包括连接单元，所述连接单元包括第二电阻与第三电阻；
所述第二输出端口包括第一输出引脚与第二输出引脚；
所述接口单元包括第一差分信号引脚与第二差分信号引脚；
所述第二电阻的两端分别与所述第一差分信号引脚以及所述第一输出引脚连接；
所述第三电阻的两端分别与所述第二差分信号引脚以及所述第二输出引脚连接。
9.根据权利要求8所述的烧录电路，其特征在于，
所述烧录电路还包括稳压单元，所述稳压单元包括第一双向稳压二极管与第二双向稳压二极管；
所述第一双向稳压二极管的一端与所述第一差分信号引脚连接，所述第二双向稳压二极管的一端与所述第二差分信号引脚连接，所述第一双向稳压二极管的另一端与所述第二双向稳压二极管的另一端均接地。
10.一种主板，其特征在于，所述主板包括音频芯片以及如权利要求1-9任意一项所述的烧录电路，所述烧录电路与所述音频芯片连接，所述烧录电路用于实现音频芯片的固件升级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010987842.6A CN111984564A (zh) | 2020-09-18 | 2020-09-18 | 一种应用于音频芯片的烧录电路与主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010987842.6A CN111984564A (zh) | 2020-09-18 | 2020-09-18 | 一种应用于音频芯片的烧录电路与主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111984564A true CN111984564A (zh) | 2020-11-24 |
Family
ID=73449942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010987842.6A Pending CN111984564A (zh) | 2020-09-18 | 2020-09-18 | 一种应用于音频芯片的烧录电路与主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111984564A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445734A (zh) * | 2020-11-26 | 2021-03-05 | 深圳宝新创科技股份有限公司 | 通信控制方法和通讯电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017101231A1 (zh) * | 2015-12-18 | 2017-06-22 | 深圳市中孚能电气设备有限公司 | 一种灯具的移动电源电路及灯具 |
| CN109460240A (zh) * | 2018-10-19 | 2019-03-12 | 郑州云海信息技术有限公司 | 一种固件烧写组件及固件烧写方法、系统和存储介质 |
| CN111090605A (zh) * | 2019-10-10 | 2020-05-01 | 惠州市德赛西威汽车电子股份有限公司 | 一种用于mcu软件升级的usb转uart电路 |
| CN212906279U (zh) * | 2020-09-18 | 2021-04-06 | 深圳宝新创科技股份有限公司 | 一种应用于音频芯片的烧录电路与主板 |
-
2020
- 2020-09-18 CN CN202010987842.6A patent/CN111984564A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017101231A1 (zh) * | 2015-12-18 | 2017-06-22 | 深圳市中孚能电气设备有限公司 | 一种灯具的移动电源电路及灯具 |
| CN109460240A (zh) * | 2018-10-19 | 2019-03-12 | 郑州云海信息技术有限公司 | 一种固件烧写组件及固件烧写方法、系统和存储介质 |
| CN111090605A (zh) * | 2019-10-10 | 2020-05-01 | 惠州市德赛西威汽车电子股份有限公司 | 一种用于mcu软件升级的usb转uart电路 |
| CN212906279U (zh) * | 2020-09-18 | 2021-04-06 | 深圳宝新创科技股份有限公司 | 一种应用于音频芯片的烧录电路与主板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445734A (zh) * | 2020-11-26 | 2021-03-05 | 深圳宝新创科技股份有限公司 | 通信控制方法和通讯电路 |
| CN112445734B (zh) * | 2020-11-26 | 2024-02-20 | 深圳宝新创信息技术有限公司 | 通信控制方法和通讯电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210835151U (zh) | 芯片测试系统 | |
| CN212906279U (zh) | 一种应用于音频芯片的烧录电路与主板 | |
| CN111293998B (zh) | 电容切换芯片及射频功率放大电路 | |
| CN111984564A (zh) | 一种应用于音频芯片的烧录电路与主板 | |
| CN101206520B (zh) | 时序改善电路 | |
| US7796459B2 (en) | Memory voltage control circuit | |
| CN101464821B (zh) | Pci负载卡 | |
| CN102915287A (zh) | 读写控制电路 | |
| JPH0950333A (ja) | 活線挿抜回路 | |
| US20190280679A1 (en) | Rise and Fall Time Mismatch Adjustment Circuit for USB-On-The-Go Modules | |
| CN104932998A (zh) | 主板 | |
| CN102147635A (zh) | 时序控制电路 | |
| CN221811908U (zh) | 一种usb主从模式切换电路 | |
| CN217880299U (zh) | 控制pcie独立网卡复位的电路 | |
| CN219831211U (zh) | 电源配置序列调整电路 | |
| CN111984103B (zh) | 供电控制电路及应用所述供电控制电路的电子装置 | |
| CN216286563U (zh) | 一种供电电路与主板 | |
| CN218848667U (zh) | 一种适用于人工智能物联网设备的集成电路板 | |
| US20230280803A1 (en) | Motherboard | |
| CN221650533U (zh) | 计算机主板测试装置 | |
| CN219761118U (zh) | 一种支持iic和rs232信号转换的白平衡调试电路 | |
| CN218768126U (zh) | 一种基于usb航插接口的电容屏升级装置 | |
| CN220526324U (zh) | 一种usb接口切换电路 | |
| US20220405079A1 (en) | Online software upgrade device and method for maintaining operation uninterrupted | |
| CN115422110B (zh) | 电子设备和PCIE Switch芯片的端口配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231024 Address after: 518000, 4th Floor, No. 31, Xiacun Community, Gongming Street, Guangming District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Baoxinchuang Information Technology Co.,Ltd. Address before: 518000 501-2, building a, wisdom Plaza, 4068 Qiaoxiang Road, Gaofa community, Shahe street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: Shenzhen baoxinchuang Technology Co.,Ltd. |