CN102915287A - 读写控制电路 - Google Patents

读写控制电路 Download PDF

Info

Publication number
CN102915287A
CN102915287A CN2011102195180A CN201110219518A CN102915287A CN 102915287 A CN102915287 A CN 102915287A CN 2011102195180 A CN2011102195180 A CN 2011102195180A CN 201110219518 A CN201110219518 A CN 201110219518A CN 102915287 A CN102915287 A CN 102915287A
Authority
CN
China
Prior art keywords
electronic switch
cpu
control circuit
read
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102195180A
Other languages
English (en)
Inventor
潘亚军
葛婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2011102195180A priority Critical patent/CN102915287A/zh
Priority to TW100127876A priority patent/TW201308570A/zh
Priority to US13/304,628 priority patent/US8520350B2/en
Publication of CN102915287A publication Critical patent/CN102915287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种读写控制电路，用于防止当CPU插接至CPU插槽时通过系统管理总线来更改数字集成芯片的参数，CPU插槽包括一存在信号引脚，读写控制电路包括一PMOS管、一NMOS管、第一至第二电源及第一至第三电阻，第一电阻的一端与第一电源相连，另一端通过第二电阻接地，CPU插槽的存在信号引脚及NMOS管的栅极均连接于该第一、第二电阻之间的节点，源极接地，漏极通过第三电阻连接于第二电源，第四电阻的一端与NMOS管的漏极相连，另一端与PMOS管的栅极相连，PMOS管的漏极与数字集成芯片相连，源极连接至系统管理总线的数据传输线。本发明读写控制电路避免了错误的更改集成芯片的参数而导致数字集成芯片的损坏。

Description

读写控制电路
技术领域
本发明涉及一种读写控制电路。
背景技术
在伺服器的主板设计时，常常使用数字集成芯片（Digital Integrated Chip）来用于控制伺服器主板上的各芯片的工作参数，如可用一数字脉冲集成芯片（Digital PWM IC）控制主板上的内存工作电压的参数。对伺服器的主板进行调试时，一般需将该伺服器主板上的CPU取下，之后，经由一上位机通过SMBus总线（System Management Bus，系统管理总线）来对该数字集成芯片的各参数进行设置，以调试整个伺服器主板上的各芯片的工作参数，进而可控制主板上各芯片均可工作在正常的状态下，如设置内存的正常工作电压为1.5V。然而，当调试时，若该伺服器主板上的CPU没有取下，通过上位机错误的修改了该数字集成芯片的参数，则有可能会导致该数字集成芯片与CPU的损坏，更有可能导致其他芯片的损坏，如通过上位机错误的修改了内存的工作电压为1.7V，而在此电压下，内存可能因工作电压过高而损坏。
发明内容
鉴于以上内容，有必要提供一种防止CPU设置于主板上时更改数字集成芯片参数的读写控制电路。
一种读写控制电路，用于防止当CPU插接至CPU插槽时通过系统管理总线来更改数字集成芯片的参数，该CPU插槽包括一存在信号引脚，其中当所述CPU插接至CPU插槽时，所述存在信号引脚为低电平，当所述CPU未插接至CPU插槽时，所述存在信号引脚为高电平，该读写控制电路还包括一第一电子开关、一第二电子开关、第一至第二电源及第一至第三电阻，该第一电阻的一端与第一电源相连，另一端通过第二电阻接地，该第二电子开关的第一端连接于该第一、第二电阻之间的节点上，第二电子开关的第二端接地，第二电子开关的第三端通过该第三电阻连接于该第二电源，该第四电阻的一端与该第二电子开关的第三端相连，该第四电阻的另一端与该第一电子开关的第一端相连，该第一电子开关的第三端与该数字集成芯片相连，该第一电子开关的第二端连接于该系统管理总线的数据传输线，当该CPU未插接至CPU插槽时，该第一及第二电子开关均导通；当该CPU插接至CPU插槽时，第一及第二电子开关截止，该系统管理总线的数据传输线与该数字集成芯片的连接断开。
上述读写控制电路通过获知该CPU插槽的存在信号是否为低电平，即当CPU插接于该CPU插槽时，防止用户更改该数字集成芯片的参数，从而避免了因可能的错误更改该集成芯片的参数而导致该数字集成芯片的损坏。
附图说明
图1是本发明读写控制电路的较佳实施方式的电路图。
主要元件符号说明
CPU插槽 10
数字集成芯片 20
电阻 R1-R4
P沟道MOS管 Q1
N沟道MOS管 Q2
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述：
请参考图1，本发明读写控制电路用于当一插接于一CPU插槽10上的CPU（图未示）时，防止用户由一上位机（图未示）通过SMBus总线来更改一数字集成芯片20的参数而导致CPU及数字集成芯片20的损坏，该读写控制电路的较佳实施方式包括一P沟道MOS管（PMOS）Q1、一N沟道MOS管（NMOS）Q2、两电源P3V3、P5V_SB、及四个电阻R1-R4。该电阻R1的一端与该电源P3V3相连，另一端通过该电阻R2接地，该N沟道MOS管Q2的栅极连接于该电阻R1、R2之间的节点上，源极接地，漏极通过该电阻R3与该电源P5V_SB相连，该电阻R4的一端与该N沟道MOS管Q2的漏极相连，另一端与该P沟道MOS管Q1的栅极相连，该P沟道MOS管Q1的漏极与该数字集成芯片20相连，源极连接至SMBus总线的数据传输线SMBDAT。
该CPU插槽10包括一存在信号引脚SKTOCC，该存在信号引脚SKTOCC连接于该电阻R1与R2之间的节点上。
现有的CPU都规范定义了一存在信号引脚，如Intel的CPU定义了一SKTOCC引脚，当CPU插入CPU插槽10时，该存在信号引脚SKTOCC为低电平；否则，该存在信号引脚SKTOCC的电平为高电平。本发明读写控制电路根据该存在信号引脚SKTOCC的电平来判断是否有CPU插接于该CPU插槽10，进而来防止在CPU插接于该CPU插槽10后更改该数字集成芯片的参数。
当CPU未插接至该CPU插槽10时，该存在信号引脚SKTOCC为高电平，此时，该N沟道MOS管Q2与P沟道MOS管Q1均导通，用户可由上位机通过SMBus总线来更改该数字集成芯片20的参数，即通过SMBus总线来调试该数字集成芯片20的工作参数。
当CPU插接至该CPU插槽10时，该存在信号引脚SKTOCC为低电平，此时，该N沟道MOS管Q2与P沟道MOS管Q1均截止，该数字集成芯片20则无法通过SMBus总线来传输数据，即当CPU插接至该CPU插槽10后，用户无法通过上位机来更改该数字集成芯片20的参数。如此防止了因可能的错误更改该集成芯片20的参数而导致该数字集成芯片20的损坏。
从上述描述可知，该P沟道MOS管Q1及N沟道MOS管Q2均起到电子开关的作用，因此，其它实施方式中，该P沟道MOS管Q1及N沟道MOS管Q2亦可采用其它类型的晶体管来代替，甚至其它的具有电子开关功能的电子组件均可。比如，当使用一NPN型三极管来代替该N沟道MOS管Q2，一PNP型三极管来代替该P沟道MOS管Q1时，该NPN型三极管的基极连接于该电阻R1、R2之间的节点处，发射极接地，集电极通过该电阻R3与电源P5V_SB相连，该PNP型三极管基极、发射极、集电极分别相当于该P沟道MOS管Q1的栅极、源极、漏极。如此，当CPU未插接至该CPU插槽10时，该存在信号引脚SKTOCC为高电平，该NPN型三极管及PNP型三极管均导通；当CPU插接至该CPU插槽10时，该存在信号引脚SKTOCC为低电平，该NPN型三极管及PNP型三极管均截止。
上述读写控制电路通过获知该CPU插槽的存在信号是否为低电平，即当CPU插接于该CPU插槽10时，防止用户通过上位机来更改该数字集成芯片20的参数，从而避免了因可能的错误更改该数字集成芯片20的参数而导致该数字集成芯片20的损坏。

Claims (4)

1.一种读写控制电路，用于防止当CPU插接至CPU插槽时通过系统管理总线来更改数字集成芯片的参数，该CPU插槽包括一存在信号引脚，当所述CPU插接至CPU插槽时，所述存在信号引脚为低电平，当所述CPU未插接至CPU插槽时，所述存在信号引脚为高电平，其特征在于：该读写控制电路还包括一第一电子开关、一第二电子开关、第一至第二电源及第一至第三电阻，该第一电阻的一端与第一电源相连，另一端通过第二电阻接地，该存在信号引脚及该第二电子开关的第一端连接于该第一、第二电阻之间的节点上，第二电子开关的第二端接地，第二电子开关的第三端通过该第三电阻连接于该第二电源，该第四电阻的一端与该第二电子开关的第三端相连，该第四电阻的另一端与该第一电子开关的第一端相连，该第一电子开关的第三端与该数字集成芯片相连，该第一电子开关的第二端连接于该系统管理总线的数据传输线，当该CPU未插接至CPU插槽时，该第一及第二电子开关均导通；当该CPU插接至CPU插槽时，第一及第二电子开关截止，该系统管理总线的数据传输线与该数字集成芯片的连接断开。
2.如权利要求1所述的读写控制电路，其特征在于：该第一电子开关为一P沟道场效应管或一PNP三极管，该第一电子开关的第一端、第二端及第三端分别为该场效应管的栅极、源极及漏极，或该第一电子开关的第一端、第二端及第三端分别为该三极管的基极、发射极及集电极。
3.如权利要求1所述的读写控制电路，其特征在于：所述第二电子开关为一N沟道场效应管或一NPN三极管，该第二电子开关的第一端、第二端及第三端分别为该场效应管的栅极、源极及漏极，或该第一电子开关的第一端、第二端及第三端分别为该三极管的基极、发射极及集电极。
4.如权利要求1所述的读写控制电路，其特征在于：该数字集成芯片为一数字脉冲集成芯片。
CN2011102195180A 2011-08-02 2011-08-02 读写控制电路 Pending CN102915287A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011102195180A CN102915287A (zh) 2011-08-02 2011-08-02 读写控制电路
TW100127876A TW201308570A (zh) 2011-08-02 2011-08-05 讀寫控制電路
US13/304,628 US8520350B2 (en) 2011-08-02 2011-11-26 Protection circuit for digital integrated chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102195180A CN102915287A (zh) 2011-08-02 2011-08-02 读写控制电路

Publications (1)

Publication Number Publication Date
CN102915287A true CN102915287A (zh) 2013-02-06

Family

ID=47613659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102195180A Pending CN102915287A (zh) 2011-08-02 2011-08-02 读写控制电路

Country Status (3)

Country Link
US (1) US8520350B2 (zh)
CN (1) CN102915287A (zh)
TW (1) TW201308570A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455400A (zh) * 2013-09-25 2013-12-18 浪潮电子信息产业股份有限公司 一种测试内存smi2信号的方法
CN111352876A (zh) * 2020-02-29 2020-06-30 苏州浪潮智能科技有限公司 一种Redriver芯片编码误改写监控系统及方法
CN111782026A (zh) * 2019-04-04 2020-10-16 鸿富锦精密工业(武汉)有限公司 主板保护电路及具有主板保护电路的电子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200063344A1 (en) * 2016-09-14 2020-02-27 Astenjohnson, Inc. Seam for Endless Fabric Belt
CN109884517B (zh) * 2019-03-21 2021-04-30 浪潮商用机器有限公司 一种待测芯片及测试系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200990054Y (zh) * 2006-12-22 2007-12-12 鸿富锦精密工业（深圳）有限公司 主板保护电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455400A (zh) * 2013-09-25 2013-12-18 浪潮电子信息产业股份有限公司 一种测试内存smi2信号的方法
CN111782026A (zh) * 2019-04-04 2020-10-16 鸿富锦精密工业(武汉)有限公司 主板保护电路及具有主板保护电路的电子装置
CN111352876A (zh) * 2020-02-29 2020-06-30 苏州浪潮智能科技有限公司 一种Redriver芯片编码误改写监控系统及方法
US11650872B2 (en) 2020-02-29 2023-05-16 Inspur Suzhou Intelligent Technology Co., Ltd. System and method for monitoring code overwrite error of redriver chip

Also Published As

Publication number Publication date
TW201308570A (zh) 2013-02-16
US8520350B2 (en) 2013-08-27
US20130033792A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
CN112074996B (zh) 用于通用串行总线c型（usb-c）连接器系统的过电压保护
CN112005457B (zh) 通用串行总线c型(usb-c)连接器系统的过电流保护
DE112019002151T5 (de) Stromsteuerung und -schutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
CN102915287A (zh) 读写控制电路
CN112005447B (zh) 用于通用串行总线c型(usb-c)连接器系统的反向电流保护
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN102478940A (zh) 一种用于计算机系统复用引脚的控制电路
CN103186222A (zh) 电源保护电路
CN102999096A (zh) 计算机及其主板、测试卡
CN110275852B (zh) 电子装置和热插保护电路
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
CN102213971A (zh) 时序控制电路及具有该时序控制电路的前端总线电源
US8230251B2 (en) Time sequence control circuit
US20120254529A1 (en) Motherboard with ddr memory devices
CN104932998A (zh) 主板
WO2022072773A1 (en) Communication interface buffer with hot-swap protection
CN209858632U (zh) 电流检测电路
CN109684762B (zh) 芯片及其引脚的设置电路
CN101930268A (zh) 计算机装置
CN105630120A (zh) 一种加载处理器硬件配置字的方法及装置
CN220121165U (zh) 控制电路、装置及芯片
CN103901959A (zh) 主机板及其电源管理方法
TWI801972B (zh) 通用介面卡
CN218940763U (zh) 一种电源切换电路及电子设备
CN109116179B (zh) 手柄功能测试电路及手柄功能测试装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130206